第三章数字电子技术

第三章数字电子技术研究模拟信号时，我们注重电路输入、输出信号间的大小、相位关系。相应的电子电路就是模拟电路，包括交直流放大器、滤波器、信号发生器等。在模拟电路中，晶体管一般工作在放大状态。2研究数字电路时注重电路输出、输入间的逻辑关系，因此不能采用模拟电路的分析方法。主要的分析工具是逻辑代数，电路的功能用真值表、逻辑表达式或波形图表示。在数字电路中，三极管工作在开关状态下，即工作在饱和状态或截止状态。3一、二进制：以二为基数的记数体制。表示数的两个数码：0,1遵循逢二进一的规律（1001)B==(9)D3.1逻辑代数基础3.1.1数制和编码4二、十六进制：半斤八两0,1,2,3,4,5,6,7,8,9,A(10),B(11),C(12),D(13),E(14),F(15)(4E6)H=4162+14161+6160=(1254)D5三、十六进制与二进制之间的转换：B=从末位开始四位一组(10011100101101001000)B=()H84BC9=(9CB48)H6十进制与二进制之间的转换，可以用二除十进制数，余数是二进制数的第0位，然后依次用二除所得的商，余数依次是K1、K2、……。四、十进制－>二进制之间7225余1K0122余0K162余0K232余1K312余1K40转换过程：(25)D=(11001)B8目前计算机中用得最广泛的文字集及其编码，是由美国国家标准局(ANSI)制定的ASCII码（AmericanStandardCodeforInformationInterchange，美国标准讯息交换码），它已被国际标准化组织（ISO）定为国际标准，称为ISO646标准

。基本的ASCII字符集共有128个字符，其中有96个可打印字符，包括常用的字母、数字、标点符号等，另外还有32个控制字符。标准ASCII码使用7个二进位对字符进行编码，最高位作为奇偶校验位。

五、ASCII码910由于标准ASCII字符集字符数目有限，在实际应用中往往无法满足要求。为此，国际标准化组织又制定了ISO2022标准，它规定了在保持与ISO646兼容的前提下将ASCII字符集扩充为8位代码的统一方法。ISO陆续制定了一批适用于不同地区的扩充ASCII字符集，每种扩充ASCII字符集分别可以扩充128个字符，这些扩充字符的编码均为高位为1的8位代码（即十进制数128~255），称为扩展ASCII码。1112用四位二进制数表示0~9十个数码，即为BCD码。四位二进制数最多可以有16种不同组合，不同的组合便形成了一种编码。主要有：8421码、5421码、2421码、余3码等。数字电路中编码的方式很多，常用的主要是二—十进制码（BCD码）。BCD------Binary-Coded-Decimal六、BCD码13在BCD码中，十进制数(N)D与二进制编码(K3K2K1K0)B的关系可以表示为：(N)D=W3K3+W2K2+W1K1+W0K0W3~W0为二进制各位的权重所谓的8421码，就是指各位的权重是8,4,2,1。14000000010010001101100111100010011010101111011110111101011100010001236789101113141551240123578964012356789403456782910123678549二进制数自然码8421码2421码5421码余三码15（1）“与”逻辑A、B、C条件都具备时，事件F才发生。EFABC&ABCF逻辑符号一、基本逻辑关系：3.1.2逻辑代数与基本逻辑关系16（2）“或”逻辑A、B、C只有一个条件具备时，事件F就发生。1ABCF逻辑符号AEFBC17（3）“非”逻辑A条件具备时，事件F不发生；A不具备时，事件F发生。逻辑符号AEFRAF18（4）几种常用的逻辑关系逻辑“与”、“或”、“非”是三种基本的逻辑关系，任何其它的逻辑关系都可以以它们为基础表示。与非：条件A、B、C都具备，则F不发生。&ABCF19或非：条件A、B、C任一具备，则F不发生。1ABCF异或：条件A、B有一个具备，另一个不具备则F发生。=1ABCF20二、逻辑代数的基本定律①基本运算规则A+0=AA+1=1A·0=0·A=0A·1=A21②基本代数规律交换律结合律分配律A+B=B+AA•B=B•AA+(B+C)=(A+B)+C=(A+C)+BA•(B•C)=(A•B)•CA(B+C)=A•B+A•CA+B•C=(A+B)(A+C)普通代数不适用!22③吸收规则原变量的吸收：A+AB=A证明：A+AB=A(1+B)=A•1=A利用运算规则可以对逻辑式进行化简。例如：被吸收23反变量的吸收：证明：例如：DCBCADCBCAA++=++被吸收24混合变量的吸收：证明：例如：1吸收吸收25④反演定理：可以用列真值表的方法证明：26①真值表：将输入、输出的所有可能状态一一对应地列出。设A、B、C为输入变量，F为输出变量。三、逻辑函数的表示法27②逻辑函数式把逻辑函数的输入、输出关系写成与、或、非等逻辑运算的组合式，即逻辑代数式，又称为逻辑函数式，通常采用“与或”的形式。若表达式的乘积项中包含了所有输入变量的原变量或反变量，则这一项称为最小项，上式中每一项都是最小项。若两个最小项中只有一个变量以原、反状态相区别，则称它们为逻辑相邻。28③卡诺图：将n个输入变量的全部最小项用小方块阵列图表示，并且将逻辑相临的最小项放在相临的几何位置上，所得到的阵列图就是n变量的卡诺图。卡诺图的每一个方块（最小项）代表一种输入组合，并且把对应的输入组合注明在阵列图的上方和左方。29AB0101ABC0001111001两变量卡诺图三变量卡诺图30有时为了方便，用二进制对应的十进制表示单元编号。ABC0001111001F(A,B,C)=(1,2,4,7)1,2,4,7单元取1，其它取031利用卡诺图化简：ABC000111100132ABC0001111001AB?33ABC0001111001ABBCF=AB+BC化简过程：34④逻辑图：把相应的逻辑关系用逻辑符号和连线表示出来。&AB&CD1FF=AB+CD35门电路是用以实现逻辑关系的电子电路，与基本逻辑关系相对应，门电路主要有：与门、或门、与非门、或非门、异或门等。在数字电路中，一般用高电平代表1、低点平代表0，即所谓的正逻辑系统。3.2TTL门电路3610ViVoKVccR只要能判断高低电平即可K开------Vo=1,输出高电平K合------Vo=0,输出低电平可用三极管代替37R1R2AF+VccuAtuFt+Vcc0.3V三极管的开关特性：38TTL门电路，输入级和输出级均为三极管结构，称为Transistor-TransistorLogic

即TTL电路。39+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC3.2.1TTL与非门的基本原理40任一输入为低电平（0.3V）时“0”1V不足以让T2、T5导通三个PN结导通需2.1V+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC41+5VFR4R2R13kR5T3T4T1b1c1ABC任一输入为低电平（0.3V）时“0”1Vuouo=5-uR2-ube3-ube43.4V高电平！42输入全为高电平（3.4V）时“1”全导通电位被嵌在2.1V全反偏1V截止+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCVbe5+Vce2=0.7+0.3=1.043输入全为高电平（3.4V）时+5VFR2R13kT2R3T1T5b1c1ABC全反偏“1”饱和uF=0.3V44一、电压传输特性测试电路&+5Vuiu045u0(V)ui(V)123UOH(3.4V)UOL(0.3V)传输特性曲线u0(V)ui(V)123UOH“1”UOL(0.3V)阈值UT=1.4V理想的传输特性输出高电平输出低电平461.输出高电平UOH、输出低电平UOL

UOH2.4V

UOL

0.4V便认为合格。

典型值UOH=3.4VUOL

0.3V。2.阈值电压UTui<UT时，认为ui是低电平。ui>UT时，认为ui是高电平。UT=1.4V47二、输入、输出负载特性&&？1.前后级之间电流的联系48R1T1+5V前级输出为高电平时前级后级反偏前级流出电流IOH（拉电流）+5VR4R2R5T3T449前级输出为低电平时R1T1+5V前级后级流入前级的电流IOL

约1.4mA(灌电流)+5VR2R13kT2R3T1T5b1c150灌电流的计算饱和51关于电流的技术参数522.扇出系数：门电路输出驱动同类门的个数+5VR4R2R5T3T4T1前级T1T1IiH1IiH3IiH2IOH前级输出为高电平时例如：53+5VR2R13kT2R3T1T5b1c1前级IOLIiL1IiL2IiL3前级输出为低电平时54输出低电平时，流入前级的电流（灌电流）：输出高电平时，前级流出的电流（拉电流）：一般TTL门的扇出系数为10。由于IOL、IOH的限制，每个门电路输出端所带门电路的个数，称为扇出系数。55&符号一、集电极开路的与非门（OC门）3.2.2其它类型的TTL门电路56应用时输出端要接一上拉负载电阻RLRLUCC+5VFR2R13kT2R3T1T5b1c1ABC57

OC门可以实现“线与”功能&&&UCCF1F2F3FF=F1F2F3RL输出级UCCRLT5T5T5F58负载电阻RL和电源UCC可以根据情况选择&J+30V220VJ如RL用继电器线圈（J）替代，可以实现对其它电路的控制。59&ABF符号功能表低电平起作用二、三态门60&ABF符号功能表高电平起作用61０１０三态门主要作为TTL电路与总线间的接口电路E1、E2、E3轮流接入高电平，将不同数据（A、B、C）分时送至总线。E1E2E3公用总线ABC623.2.3TTL门电路的主要技术参数1)输出高电平、低电平高电平:3.4V--4V以上低电平以下2)阈值电压：UTH=1.4VVIVO高电平低电平1VOVIUTH=1.4V63四2输入与非门74LS00地GND3.2.4TTL门电路芯片简介外形&&&1413121110981234567&管脚电源VCC（+5V）64常用TTL逻辑门电路名称国际常用系列型号国产部标型号说明四2输入与非门74LS00T1000四2输入或门四2异或门四2输入或非门四2输入与门双4输入与非门双4输入与门六反相器8输入与非门74LS3274LS0274LS0874LS8674LS2174LS2074LS3074LS04T186T1008T1086T1021T1002一个组件内部有四个门，每个门有两个输入端一个输出端。一个组件内有两个门，每个门有4个输入端。只一个门，8个输入端。有6个反相器。653.3CMOS门电路UCCST2DT1AFNMOS管PMOS管CMOS电路66UCCST2DT1uiuoui=0截止Ugs2=UCC导通u０=“１”工作原理：67UCCST2DT1uiuoui=１导通截止u０=“０”工作原理：68互补金属氧化物半导体CMOS——ComplementaryMetal-Oxide-Semiconductor69CMOS电路的优点1.静态功耗小。2.允许电源电压范围宽（318V）。3.扇出系数大，抗噪容限大。70触发器输出有两种可能的状态：0、1；输出状态不只与现时的输入有关，还与原来的输出状态有关；触发器是有记忆功能的逻辑部件;按功能分类：R-S触发器、D型触发器、JK触发器、T型触发器等。3.4触发器71&a&b反馈两个输入端两个输出端3.4.1基本RS触发器72基本触发器的功能表73&&S＋5VQQ正常时，不按按钮，Q＝0；按下按钮时，锁定器翻转，Q＝1；松开按钮后，回到Q＝0。按钮动作一次，Q端就输出一个正脉冲。由于锁定器的存在，即使按钮抖动，输出端也不会产生毛刺。QQ开关去抖电路743.4.2D触发器D&c&d&a&bCP输入端75CP=0时，a、b门被堵塞，输出保持原态：011保持D&c&d&a&bCP76CP=1时，a、b门被打开，输出由D决定：若D=01011001D&c&d&a&bCP77CP=1时，a、b门被打开，输出由D决定：若D=11100110D&c&d&a&bCP78D触发器的电平触发方式电平触发高电平触发低电平触发CP=1期间翻转CP=0期间翻转79结构简单、速度快。只要CP存在就可以翻转，容易造成空翻。CPDQ空翻80电平触发的符号CQCQ高电平触发低电平触发81D触发器的边沿触发方式如果翻转发生在上升沿就叫“上升沿触发”或“正边沿触发”。如果翻转发生在下降沿就叫“下降沿触发”或“负边缘触发”。82边沿触发的D触发器功能表正沿触发83逻辑符号CQCQ负沿触发正沿触发84集成D触发器介绍(1)集成双D触发器74LS74RDSDDCPQQRDSDDCPQQVcc(+5V)GND(地)85例：用D触发器将一个时钟进行2分频.DCPQQCPCPQQ01RD、SD不用时,悬空或通过4.7k的电阻接高电平频率FQ=FCP/2D触发器功能CP时，Q=D86用2个2分频器级联组成一个4分频器DCPQQDCPQQCP1Q2QF2Q=F1Q/2=FCP/487(2)集成4D触发器74LS175特点:一个集成电路中有4个D触发器,时钟CP公共,清0端RD公共RDQQRDQQRDQQRDQQCP1D2D3D4DRD2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GND88RDSDDCQ功能表逻辑符号89CPDQ例：画出D触发器的输出波形。903.4.3T´和T触发器&c&d&a&bCP（1）T´触发器来一个时钟脉冲翻转一次，也叫计数器。91RDSDCQCP边沿处翻转CP负沿处翻转逻辑符号92时序图CPQ下降沿翻转！93（2）T触发器T触发器与T´触发器无本质区别，只是加入了控制端T。R2S2CF从R1S1CF主CPTT=0时CP不起作用，T=1时与T´相同。94功能表RDSDCQT逻辑符号95时序图CPQT963.4.3JK触发器R2S2CF从R1S1CF主CPKJJK触发器有两个输入控制端J、K，它的功能最完善。97功能表逻辑符号RDSDCQKJ98时序图CPKJQJQ保持T99几种典型的集成电路:双四同相缓冲器74LS244双四反相缓冲器74LS240数据收发器74LS245（输出）八D锁存器74LS273地址锁存器73LS373三线－八线译码器74LS1381003.5D/A转换电路常见的有“权电阻”和“T形电阻网络”两种方法。1013.5.1权电阻D/A变换器这种变换器由“电子模拟开关”、“权电阻求和网络”、“运算放大器”和“基准电源”等部分组成。

UR++-AuoS2S3S1S0RR/2R/4R/8R3R2R1R0RFD3D2D1D000115kR=80

k0011102电子模拟开关(S0-S3)由电子器件构成，其动作受二进制数D0-D3控制。当DK＝1时，则相应的开关SK接到位置1上，将基准电源UR经电阻Rk引起的电流接到运算放大器的虚地点（如图中S0、S1）；当Dk＝0时，开关Sk接到位置0，将相应电流直接接地而不进运放（如图中S2、S3）。++-AuoS2S3S1S0RR/2R/4R/8R3R2R1R0RFD3D2D1D00011

UR5

kR=80

k103T1T2SDa电子模拟开关的简化原理电路当D=1时，T2管饱和导通，T1管截止，则S与a点通；当D=0时，T1管饱和导通，T2管截止，则S被接地。前者相当于开关S接到“1”端，后者则相当于开关S接到“0”端。104Uo=-URRFR（）D3D0D1D223202122＋＋＋根据反相比例运算公式可得：显然，输出模拟电压的大小直接与输入二进制数的大小成正比，从而实现了数字量到模拟量的转换。++-AuoS2S3S1S0RR/2R/4R/8R3R2R1R0RFD3D2D1D00011

UR5

kR=80

k1053.5.2T形解码网络D/A变换器(以4位为例)由于解码网络的电路结构和参数匹配，使得上图中D、C、B、A四点的电位逐位减半.AB++-AuoS2S3S1S02R2R2R2RR3R2R1R0RFD3D2D1D00011UR2RRRRI3I2I1I0ICD和权电阻网络相比，T形解码网络中电阻的类型少，只有R、2R两种，电路构成比较方便。106UD=URUC=UR/

2UB=UR/4UA=UR/8即：因此，每个2R支路中的电流也逐位减半。AB++-AuoS2S3S1S02R2R2R2RR3R2R1R0RFD3D2D1D00011UR2RRRRI3I2I1I0ICD107I=I3+I2+I1+I0UR2R=D3UR16RD0UR8RD1UR4RD2+++=UR16R(8D3+4D2+2D1+1D0)=URRF16R(8D3+4D2+2D1+1D0)uo

-AB++-AuoS2S3S1S02R2R2R2RR3R2R1R0RFD3D2D1D00011UR2RRRRI3I2I1I0ICD1083.5.3D/A变换器的主要技术指标指最小输出电压和最大输出电压之比。有时也用输入数字量的有效位数来表示分辨率。一、分辨率二、线性度通常用非线性误差的大小表示D/A变换器的线性度。把偏离理想的