DSP的存储器件结构1课件

F2407DSP芯片结构框图TMS320C54X结构中有一组程序总线（PBPAB），两组读数据总线（CBCAB）、（DBDAB），和一组写数据总线（EBEAB），这样可以同时读取两组数据和存储一组数据，即同一时钟周期内可以执行一条3个操作的指令。这种附加总线和扩充地址增加数据流量，提高寻址能力。

ALUMultiplier/Adder乘法器能够执行:

无符号数乘法(每个16位操作数前面加一个0);

有符号数乘法(每个16位操作数都符号位扩展成17位有符号数);

无符号数(16位操作数前面加一个0)与有符号数(16位操作数符号扩展成17位有符号数)相乘运算.

乘法器工作在小数相乘方式(状态寄存器ST1中的FRCT位=1)时,乘法结果左移1位,以消除多余的符号位.

加载与存储中的移位AG

保护位39～32

AH高阶位31～16

AL低阶位15～0

累加器A和B的差别仅在于累加器A的31~16位可以用作乘法器的一个输入.

第四章存储器结构存储器有4种可独立选择的空间：(1)64K字的程序存储器空间，存放要执行的指令及程序执行时使用的数据：(2)64K字的局部数据存储器空间，存放指令他用的数据。(3)32K字的全局数据存储器空间(通过扩展得到)，用来存放与其他处理器共用的数据。(4)64K字的I/O空间，用于与外部的设备接口和片内外设寄存器。

TMS320C2000器件内部有6条16位总线。(1)PAB(程序地址总线)：提供读、写程序存储器的地址。(2)DRAB(数据读地址总线)：提供读数据存储器的地址。(3)DWAB(数据写地址总线)：提供写数据存储器的地址。(4)PRDB(程序读总线)：将指令代码、立即操作数和表信息从程序存储器传送到CPU。(5)DRDB(数据读总线)：将数据从数据存储器传送到中央算术逻辑单元(CALU)和辅助寄存路算术单元(ARAU)。(6)DWEB(数据写总线)：将数据写入程序存储器和数据存储器。总线结构

目前DSP发展的片内存储器RAM越来越大，要设计高效的DSP系统，就应该选择片内RAM较大的DSP。片内RAM同片外存储器相比，有以下优点：1)片内RAM的速度较快，可以保证DSP无等待运行。可以提高指令传输效率，减小总线接口压力。并且它不存在与外部总线竞争和访问外部存储器速度不匹配的问题，这样使DSP处理器具有强大的数据处理能力。2)片内存储器可以在一个指令周期内访问两次，使得指令可以更加高效。3)片内RAM运行稳定，不受外部的干扰影响，也不会干扰外部。4)DSP片内多总线，在访问片内RAM时，不会影响其它总线的访问，效率较高。5)集成度高；运行速度快；功耗小；成本低；不同的DSP具有不同的片内存储器。片内存储器特点扩展可以使CPU能访问更大的地址空间；扩展增强了数据存储能力和系统设计能力；访问外部存储器或I/O空间的引脚有四类：外部总线；选择信号；读写信号；应答控制信号外部存储器和I/O器件扩展

(3)掩模型片内ROM存储器：出厂时己写好的存储器，用户只能读不能写。片内ROM作为程序存储器。复位时驱动MP/MC（低电平）引脚为低即选中该ROM。若不选ROM，器件从片外存储器启动执行。(4)闪速存储器(Flash)：电可擦除与编程的非易失性存储器。每个闪速存储器都有一组控制寄存器，它们控制该闪速存储器块的擦除、编程和测试。MP/MC（低电平）引脚为低即选中该Flash。若不选Flash，器件从片外存储器启动执行。程序存储器程序存储器存放应用程序的代码、表格信息、固定操作数。可寻址的程序存储器地址有216为64K字，可对片内存储器或片外存储器寻址。器件都有片内双访问存储器DARAM块B0，B0可配置为程序存储器和数据存储器，片内其他程序存储器可能是SARAM、ROM或闪速存储器。与外部程序存储器接口PS引脚为低，访问片外；反之访问片内。注意：片外器件的速度要与CPU相适应。按地址分块，每块128字（7位）为1页,偏移量为00H-7FH。64K数据存储器分为512页（9位）。数据存储器第0页的地址映射，可以访问中断屏蔽寄存器(IMR)、全局存储器分配寄存器(GREG)和中断标志寄存器(1FR)。示例与外部数据存储器接口PS改为DS引脚为低，访问片外；反之访问片内。注意：片外器件的速度，访问时间；延时，保持时间等，要与CPU相适应。I/OI/O输入输出总共144引脚程序数据存储器总图乘法器累加器程序存储器数据存储2、存储器结构及I/O空间F240x系列DSP的设计基于增强的哈佛结构。它可以通过3组并行总线访问多个存储空间。它们分别是：程序地址总线（PAB）、数据读地址总线（DRAB）和数据写地址总线（DWAB）。其中的任意一组可访问不同的程序空间，以实现不同的器件操作。由于总线工作是独立的，所以可同时访问程序和数据空间。在一个给定的机器周期内，CALU可以执行多大3次的并行存储器操作。F240x系列DSP的地址映象被组织为3个可独立选择的空间：程序存储器（64K字）、数据存储器（64K字）及输入/输出（I/O）空间（64K字）。这些空间提供了共192K字的地址范围。（1）程序存储器

（2）数据存储器

（3）I/O空间

2、存储器结构及I/O空间F240x系列DSP的设计基于增强的哈佛结构。它可以通过3组并行总线访问多个存储空间。它们分别是：程序地址总线（PAB）、数据读地址总线（DRAB）和数据写地址总线（DWAB）。其中的任意一组可访问不同的程序空间，以实现不同的器件操作。由于总线工作是独立的，所以可同时访问程序和数据空间。在一个给定的机器周期内，CALU可以执行多大3次的并行存储器操作。F240x系列DSP的地址映象被组织为3个可独立选择的空间：程序存储器（64K字）、数据存储器（64K字）及输入/输出（I/O）空间（64K字）。这些空间提供了共192K字的地址范围。（1）程序存储器

（2）数据存储器

（3）I/O空间

程序存储器用于保存程序代码以及数据表信息和常量。程序存储器的寻址空间为64K字，这包括片内DARAM和片内FLASHEEPROM/ROM。当访问片外程序地址空间时，DSP自动产生一个访问外部程序地址空间的信号PS。

2、存储器结构及I/O空间（1）程序存储器

（2）数据存储器

（3）I/O空间

2、存储器结构及I/O空间（1）程序存储器

（2）数据存储器

（3）I/O空间

程序存储器用于保存程序代码以及数据表信息和常量。程序存储器的寻址空间为64K字，这包括片内DARAM和片内FLASHEEPROM/ROM。当访问片外程序地址空间时，DSP自动产生一个访问外部程序地址空间的信号PS。

（1）程序存储器

（2）数据存储器

（3）I/O空间

数据存储器的寻址范围高达64K字。每个器件都有3个片内DARAM块：B0、B1和B2块。B0块既可配置为数据存储器，也可配置为程序存储器；B1和B2块只能配置为数据存储器。2、存储器结构及I/O空间数据存储器的寻址范围高达64K字。每个器件都有3个片内DARAM块：B0、B1和B2块。B0块既可配置为数据存储器，也可配置为程序存储器；B1和B2块只能配置为数据存储器。（1）程序存储器

（2）数据存储器

（3）I/O空间

数据存储器的寻址范围高达64K字。每个器件都有3个片内DARAM块：B0、B1和B2块。B0块既可配置为数据存储器，也可配置为程序存储器；B1和B2块只能配置为数据存储器。2、存储器结构及I/O空间数据存储器的寻址范围高达64K字。每个器件都有3个片内DARAM块：B0、B1和B2块。B0块既可配置为数据存储器，也可配置为程序存储器；B1和B2块只能配置为数据存储器。（1）程序存储器

（2）数据存储器

（3）I/O空间

2、存储器结构及I/O空间I/O空间存储器共可寻址64K字各种C2000系列芯片存储器SST,SETC,LST状态寄存器ST1的位描述名称说明ARB辅助寄存器指针缓冲器。无论何时装载辅助寄存器指针（ARP），旧的ARP值都被复制到ARB中，但使用LST指令(装载状态寄存器)除外：当通过LST指令装载ARB时，也把相同的值复制到ARPCNF片内DARAM配置位。该位用于确定x24x芯片内的可配置DARAM存储块的配置。当CNF=0时，可配置DARAM块被映射至数据存储空间；当CNF=1时，可配置DARAM块被映射至程序存储空间。可以通过SETCCNT、CLRCCNF和LST指令修改CNF位。复位时，CNF位被清除为零TC测试／控制标志位。当由BIT或BITT指令测试的位为1或利用NORM指令测试时，累加器的2个最高有效位的异或结果为真；或由CMPR指令所测试的条件在当前AR与AR0之间存在时，TC被置为1，否则为0。条件转移、调用和返回指令可以TC位的取值作为执行的条件SXM符号扩展方式位。当SXM=O时，移位时不进行符号扩展；当SXM=1时，通过输入移位器送至累加器的数据在移位时进行符号扩展。复位时，SXM被置为1C进位位，当加法运算产生进位时或减法运算未产生借位时被置为1；在加法运算未产生进位时或减法运算产生借位时被清为0。但该规则不适合具有16位位移的ADD或SUB指令的执行，在这种情况下，ADD仅可设置进位位，而SUB仅能清除进位位，不能对进位位产生其他影响。移位和循环移位指令以及SETC、CLRC和LST指令也影响该位。条件转移、调用和返回指令可根据C状态作为执行的条件。复位时，C被设置为1XFXF引脚状态位。该位决定XF引脚的状态。XF是一个通用输出引脚。可由SETCXF指令设置，并由CLRCXF指令来清除。XF还可通过LST指令来修改。复位时，XF被置为1PM乘积移位方式位。PM决定PREG寄存器的值在送至CALU或数据存储器前在乘积移位器中进行移位的方式。移位过程中，PREG寄存器的内容保持不变，其值被复制到乘积移位器中进行移位。PM可由SPM或LST指令修改。复位时，PM位被清除。PM=00，32位乘积不经移位被送至CALU或数据存储器；PM=01，REG的输出在送至CALU或数据存储器前被左移1位，其最低有效位填0；PM=10，PREG的输出在送至CLAU或数据存储器前被左移4位，其最低有效位填0；PM=11，PREG的输出在送至CLAU或数据存储器前被右移6位，且进行符号扩展1保留位。读访问时返回1，写访问对该位没有影响区分程序存储区，数据存储区及I/O空间1.用DP指针寻找数据存储区；用AR辅助寄存器也寻找数据存储区；2.用IN和OUT指令只寻找I/O空间。3.也可以在指令中的源和目的上区分是数据还是程序存储区。4.每种DSP都有自己的内部定义。存储器地址可以重叠如何选择DSP的外部存储器DSP的速度较快，为了保证DSP的运行速度，外部存储器需要具有一定的速度，否则DSP访问外部存储器时需要加入等待周期。

对于C2000系列：C2000系列只能同异步的存储器直接相接。C2000系列的DSP目前的最高速度为150MHz。建议可以用的存储器有：

CY7C199-15：32K×8，15ns，5V；

CY7C1021-12：64K×16，15ns，5V；CY7C1021V33-12：64K×16，15ns，3.3V。bootloaderDSP的速度很快，EPROM或flash的速度较慢，而DSP片内的RAM很快，片外的RAM也较快。为了使DSP充分发挥它的能力，必须将程序代码放在RAM中运行。为了方便的将代码从ROM中搬到RAM中，在不带flash的DSP中，TI在出厂时固化了一段程序，在上电后