集成逻辑门及其基本应用_第1页
集成逻辑门及其基本应用_第2页
集成逻辑门及其基本应用_第3页
集成逻辑门及其基本应用_第4页
集成逻辑门及其基本应用_第5页
已阅读5页,还剩35页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

集成逻辑门及其基本应用第一页,共四十页,2022年,8月28日一、TTL门电路的主要参数及使用规划

1.TTL与非门电路的主要参数

静态功耗PD

指与非门空载时电源总电流ICC与电源电压VCC的乘积,即

PD=ICCVCC (2-3-1)式中,ICC为与非门的所有输入端悬空、输出端空载时,电源提供的电流。一般ICC≤10mA,PD≤50mW。第二页,共四十页,2022年,8月28日

输出高电平VOH

指与非门有一个以上的输入端接地时的输出电平值。一般VOH≥3.5V,称为逻辑“1”。输出低电平VOL

指与非门全部输入端为高电平时的输出电平值。一般VOL≤0.4V,称为逻辑“0”。扇出系数NO

为与非门在输出为低电平VOL时,能够驱动同类门的最大数目。测试时,NO可由下式计算:

NO=IOL/IIS (2-3-2)式中,IIS为输入短路电流,是指一个输入端接地、其余输入端悬空、输出端空载时,从接地输入端流出的电流。一般IIS≤1.6mA;IOL为输出端为低电平时允许灌入的最大电流,一般IOL≤16mA。第三页,共四十页,2022年,8月28日

平均传输延迟时间tpd

是表征器件开关速度的参数。当与非门的输入为一方波时,其输出波形的上升沿和下降沿均有一定的延迟时间,设上升沿延迟时间为tPLH,下降沿延迟时间为tPHL,则平均传输延迟时间tpd可用式(2-3-3)表示。tpd的数值很小,一般为几纳秒至几十纳秒。

tpd=(tPLH+tPHL)/2

(2-3-3)

直流噪声容限VNH和VNL

指输入端所允许的输入电压变化的极限范围。输入端为高电平状态时的噪声容限

VNH=VOHmin–VIHmin (2-3-4)

输入端为低电平状态时的噪声容限

VNL=VILmax–VOLmax (2-3-5)

通常VOHmin=2.4V,VIHmin=2.0V,VILmax=0.8V,

VOmax=0.4V,所以VNH和VNL一般约为400mV。

第四页,共四十页,2022年,8月28日2.TTL器件的使用规则

电源电压+VCC

只允许在+5V±10%范围内,超过该范围可能会损坏器件或使逻辑功能混乱。

电源滤波

TTL器件的高速切换,会产生电流跳变,其幅度约4mA~5mA。该电流在公共走线上的压降会引起噪声干扰,因此,要尽量缩短地线以减小干扰。可在电源端并接1个100F的电容作为低频滤波及1个0.01F~0.1F的电容作为高频滤波。输出端的连接

不允许输出端直接接+5V或接地。对于100pF以上的容性负载,应串接几百欧姆的限流电阻,否则会导致器件损坏。除集电极开路(OC)门和三态(TS)门外,其它门电路的输出端不允许并联使用,否则,会引起逻辑混乱或损坏器件。第五页,共四十页,2022年,8月28日

输入端的连接

输入端可以串入1只1k~10k电阻与电源连接或直接接电源电压+VCC来获得高电平输入。直接接地为低电平输入。或门、或非门等TTL电路的多余的输入端不能悬空,只能接地,与门、与非门等TTL电路的多余输入端可以悬空(相当于接高电平),但因悬空时对地呈现的阻抗很高,容易受到外界干扰,所以可将它们直接接电源电压+VCC或与其它输入端并联使用,以增加电路的可靠性,但与其它输入端并联时,从信号获取的电流将增加。

第六页,共四十页,2022年,8月28日

二、CMOS门电路的主要参数及使用规则

1.CMOS与非门电路的主要参数

电源电压+VDDCMOS门电路的电源电压+VDD的范围较宽,一般在+5V~+15V范围内均可正常工作,并允许波动±10%。静态功耗PDCMOS的PD与工作电源电压+VDD的高低有关,但与TTL器件相比,PD的大小则显得微不足道(约在微瓦量级)。

输出高电平VOH

VOH≥VDD–0.5V为逻辑“1”。

第七页,共四十页,2022年,8月28日

输出低电平VOL

VOL≤VSS+0.5V为逻辑“0”(VSS=0V)。

扇出系数NOCMOS电路具有极高的输入阻抗,极小的输入短路电流IIS,一般IIS≤0.1A。输出端灌入电流IOL比TTL电路的小很多,在+5V电源电压下,一般IOL≤500A。但是,如果以这个电流来驱动同类门电路,其扇出系数将非常大。因此,在工作频率较低时,扇出系数不受限制。但在高频工作时,由于后级门的输入电容成为主要负载,扇出系数将受到限制,一般NO=10~20。平均传输延迟时间tpdCMOS电路的平均传输延迟时间比TTL电路的长得多,通常tpd200ns。第八页,共四十页,2022年,8月28日直流噪声容限VNH和VNLCMOS器件的噪声容限通常以电源电压+VDD的30%来估算,当+VDD=+5V时,VNHVNL=1.5V,可见CMOS器件的噪声容限比TTL电路的要大得多,因此,抗干扰能力也强得多。提高电源电压+VDD是提高CMOS器件抗干扰能力的有效措施。第九页,共四十页,2022年,8月28日2.CMOS器件的使用规则

电源电压

电源电压不能接反,规定+VDD接电源正极,VSS接电源负极(通常接地)。输出端的连接

输出端不允许直接接+VDD或地,除三态门外,不允许两个器件的输出端连接使用。输入端的连接

输入端的信号电压Vi应为VSS≤Vi≤VDD,超出该范围会损坏器件内部的保护二极管或绝缘栅级,可在输入端串接一只限流电阻(10k~100k)。所有多余的输出端不能悬空,应按照逻辑要求直接接+VDD或VSS(地)。工作速度不高时允许输入端并联使用。

第十页,共四十页,2022年,8月28日其它

①测试CMOS电路时,应先加电源电压+VDD,后加输入信号;关机时应先切断输入信号,后断开电源电压+VDD;所有测试仪器的外壳必须良好接地。②CMOS电路具有很高的输入阻抗,易受外界干扰、冲击和出现静态击穿,故应存放在导电容器内;焊接时电烙铁外壳必须接地良好,必要时可以拔下烙铁电源,利用余热焊接。

第十一页,共四十页,2022年,8月28日三、集成逻辑门的基本应用

按照逻辑功能可以将集成逻辑门分为反相器、与非门、集电极开路(简称OC)与非门、或非门、缓冲/驱动器、组合逻辑门及具有三态输出的逻辑门等。

第十二页,共四十页,2022年,8月28日1.门电路构成的时钟源

(a)TTL门电路构成的脉冲时钟源

Ro为门电路内部等效电阻,一般为几百欧姆。输出频率可从几赫兹至几兆赫兹变化,改变电容C实现频率粗调,调节RP实现频率细调。

第十三页,共四十页,2022年,8月28日1D2D3D4D010001111100工作原理:初始态,设1D输入为0,则各D的两端电压如图所示,此时C充电,左端电压达到UOH时,1D输入为1,电容C反向充电,左端电压达到UOL时,1D输入为0,电路工作情况重复。产生方波如上图。第十四页,共四十页,2022年,8月28日

晶体管T接成射极跟随器,可使输出级与前级隔离,电位器电阻RP变化几十千欧也不会影响电路的工作状态。因此,该电路具有输出频率范围宽、输出波形好、带负载能力强的优点。

第十五页,共四十页,2022年,8月28日2.门电路构成的触发器

用门电路可以构成RS触发器、单稳态触发器等,右图为基本RS触发器。

它具有复位(清“0”)和置位(置“1”)的功能,开关S置于1时Q=0,S置于2时Q=1,而且开关S的切换不会引起Q端的抖动,因此,该电路常用作去抖动开关电路。

第十六页,共四十页,2022年,8月28日

右图为由基本RS触发器构成的单稳态触发电路,可用作常明灯的控制电路或报警电路。

工作原理:在触发脉冲没有来到时,R=1,S=0,Q=1,发光二极管D亮,电容Ct经Rt充电,直到S=1。Q仍维持1不变,D始终保持亮,故称常明灯。如果负脉冲来到,R=0,S=1,则D灭,电容Ct放电,直到S=0。当R=1,S=0时,D又恢复亮状态。灯灭的时间t=0.7RtCt。

第十七页,共四十页,2022年,8月28日4.集电极开路(OC)门和三态(TS)门的应用

集电极开路(OC)与非门和三态(TS)输出门都具有“线与”的功能,即它们的输出端可以直接相连。

对于集电极开路的与非门,因其输出端是悬空的,使用时一定要在输出端与电源之间接一电阻RL,其值根据应用条件决定。

第十八页,共四十页,2022年,8月28日

右图为n个OC门“线与”驱动TTL门电路的情况。分析表明,外接电阻RL的最大值RLmax和最小值RLmin的表达式n个OC门线与式中,VOHmin=2.4V,

IOH=100A,IIH=50A

第十九页,共四十页,2022年,8月28日VOLmax=0.4V,

IOL=8mA,IIL=0.4mA,

m为负载门输入端总个数。

用OC与非门实现“与或非”逻辑功能比采用普通与非门要经济得多,

第二十页,共四十页,2022年,8月28日图2.3.5一级OC门代替三级“与非门”

(a)

(b)

(a)三级“与非门”

(b)一级OC门

用一级OC门可代替三级与非门,不仅器件少而且速度大大提高。一般取RLmin<RL<RLmax。

第二十一页,共四十页,2022年,8月28日

三态(TS)输出与非门与普通与非门电路不同之处在于多了一个控制端(又称禁止端或使能端EN),如图所示。当控制端为高电平时,输出端断开,呈现高阻状态,或称“悬挂”。当控制端为低电平时,输出等于输入。将三态缓冲驱动器的输出端直接并联到一条公共总线上,当它们的控制端C轮流为低电平时,可将各组数据轮流地传送到总线上。

三态门用于数据传输

第二十二页,共四十页,2022年,8月28日集成电路定时器555及其基本应用

学习要求

掌握集成电路定时器555构成的单稳态触发器、自激多谐振荡器及施密特触发器的工作原理与应用电路的设计方法。熟练安装与测试各实验电路,独立完成所布置的实验设计与制作任务。

第二十三页,共四十页,2022年,8月28日一、555的内部结构及性能特点

555定时器的电压范围较宽,在+3V~+18V范围内均能正常工作,其输出电压的低电平VoL0,高电平VOH+VCC,可与其它数字集成电路(CMOS、TTL等)兼容,而且其输出电流可达到100mA,能直接驱动继电器。555的输入阻抗极高,输入电流仅为0.1A,用作定时器时,定时时间长而且稳定。555的静态电流较小,一般为80A左右。

第二十四页,共四十页,2022年,8月28日三极管T起开关控制作用

A1为反相比较器

A2为同相比较器

比较器的基准电压由电源电压+VCC及内部电阻的分压比决定

RS触发器具有复位控制功能,可控制T的导通与截止

第二十五页,共四十页,2022年,8月28日二、555组成的基本电路及应用

单稳态触发器及其应用多谐振荡器及其应用

RS触发器和施密特触发器的应用第二十六页,共四十页,2022年,8月28日1.

单稳态触发器及其应用

接通电源设T截止

+VCC通过R向C充电

当vC上升到(2/3)VCC时反相比较器A1翻转,输出低电平

RS触发器复位,输出端vo为“0”

则三极管T导通,C经T迅速放电,输出端为零保持不变

如果负跳变触发脉冲vi由②端输入

当vi下降到VCC/3时同相比较器A2翻转,输出低电平

RS触发器置位,输出端vo为“1”,则三极管T截止

电源+VCC经R再次向C充电,以后重复上述过程

第二十七页,共四十页,2022年,8月28日1.

单稳态触发器及其应用工作波形如图所示,其中,Vi为输入触发脉冲,VC为电容C两端的电压,Vo为输出脉冲,tp为延时脉冲的宽度,分析表明:

tp=RCln31.1RC

触发脉冲的周期T应大于tp才能保证每个负脉冲起作用

第二十八页,共四十页,2022年,8月28日(1)

触摸开关电路

无触发脉冲输入时,555的输出vo为“0”,发光二极管D不亮

当用手触摸金属片M时,相当于②端输入一负脉冲,555的内部比较器A2翻转,使输出vo变为高电平“1”,发光二极管亮,直至电容C上的电压充到VC=2VCC/3为止

C1为高频滤波电容,以保持VCC的基准电压稳定,一般取0.01F

C2用来滤除电源电流跳变引入的高频干扰,一般取0.01F~0.1F

触摸开关电路可以用于触摸报警、触摸报时、触摸控制等。电路输出信号的高低电平与数字逻辑电平兼容

第二十九页,共四十页,2022年,8月28日(2)

分频电路

设输入信号vi为一列脉冲串,第一个负脉冲触发2端后,输出vo变为高电平,电容C开始充电如果RC>>Ti,由于vC未达到VCC,vo将一直保持为高电平,T截止。这段时间内,输入负脉冲不起作用当vC达到2VCC/3时,输出vo很快变为低电平,下一个负脉冲来到,输出又上跳为高电平,电容C又开始充电,如此周而复始输出脉冲的延迟时间tp=1.1RC

输出脉冲的周期To=NTi

分频系数N主要由延迟时间tp决定,由于RC时间常数可以取得很大,故可获得很大的分频系数第三十页,共四十页,2022年,8月28日2.

多谐振荡器及其应用

接通电源,设三极管T截止

+VCC经外接电阻R1、R2向电容C充电当C上的电压vC上升到2VCC/3时,比较器A1翻转输出低电平,RS触发器复位,输出vo为“0”,则三极管T导通C经R2和T放电,当vC下降到VCC/3时,比较器A2翻转输出低电平,RS触发器置位,输出vo变为“1”,T又截止,C又开始充电电容C的放电时间t1与充电时间t2分别为

t1=R2Cln20.7R2C

t2=(R1+R2)Cln20.7(R1+R2)C

输出脉冲的频率第三十一页,共四十页,2022年,8月28日(1)

时钟脉冲发生器

555组成的多谐振荡器可以用作各种时钟脉冲发生器,如图所示为脉冲频率可调的矩形脉冲发生器

改变电容C可获得超长时间的低频脉冲

调节电位器RP可得到任意频率的脉冲如秒脉冲,1kHz、10kHz等标准脉冲

由于电容C的充放电回路时间常数不相等,所以所示电路的输出波形为矩形脉冲,矩形脉冲的占空比随频率的变化而变化

第三十二页,共四十页,2022年,8月28日(1)

时钟脉冲发生器占空比可调的时钟脉冲发生器

接入两只二极管D1、D2后,电容C的充放电回路分开放电回路为D2、RB、内部三极管T及电容C,放电时间t10.7RBC

充电回路为RA、D1、C,充电时间t20.7RAC输出脉冲的频率

调节电位器RP可以改变输出脉冲的占空比,但频率不变。如果使RA=RB,则可获得对称方波

第三十三页,共四十页,2022年,8月28日(2)

通断检测器

若探头A、B接通,则电路为一多谐振荡器,输出脉冲经扬声器发声

如果A、B断开,则电路不产生振荡,扬声器无声

声音的高低由R1、R2、C决定。由式(2-5-6)可以计算该电路的工作频率

通断检测器电路的应用十分广泛,如检测电路的通断、水位报警等

第三十四页,共四十页,2022年,8月28日(3)

手控蜂鸣器

该电路可以用作电子门铃、医院病床用呼叫等

电路的振荡是通过控制555的复位端④实现的

按下S,④端接高电平,电路产生振荡输出音频信号,扬声器发声

松开S后,电容C3通过R3放电,直到复位端④变为低电平时电路停振

R3、C3为延时电路,改变它们的值可以改变延迟时间

第三十五页,共四十页,2022年,8月28日3.RS触发器和施密特触发器的应用

基本RS触发器R端为正脉冲触发(S端的电平高于VCC/3)时,当R端电平达到2Vcc/3时555输出为低电平,即vo为“0”,称为复位

当S端为负脉冲触发,(R端的电平高于2VCC/3)S端电平达到Vcc/3时555输出为高电平,即vo为“1”,称为置位

第三十六页,共四十页,2022年,8月28日3.RS触发器和施密特触发器的应用若将R,S相连接,则可构成施密特触发器2VCC/3称为施密特触发器的正向阈值电压,VCC/3称为施密特触发器的负向阈值电压,两者的差值称为滞后电压

正向阈值电压可以通过外加电压进行改变,如图中⑤脚接一可调节的直流

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论