数电加法计数器仿真课程设计培训资料

数电加法计数器仿真课程设计精品资料目录目录..................................................................................................................................................01.课程设计的目的和作用................................................................................................................11.1课程设计的目的和作用....................................................................................................12.设计任务.......................................................................................................................................12.1三位二进制加法器（无效态000，010）.......................................................................12.2串行序列信号检测器（检测序列0010）.......................................................................12.3基于74161芯片仿真设计140进制计数器并显示计数过程.........................................23.基本原理.......................................................................................................................................23.1三位二进制加法器（无效态000，010）和基于74161芯片仿真设计140进制计数器并显示过程.........................................................................................................................23.2串行序列信号检测器........................................................................................................34.实验步骤：...................................................................................................................................34.1同步计数器：....................................................................................................................34.2串行序列信号检测器........................................................................................................74.3基于74161芯片仿真设计140进制计数器并显示计数过程.........................................95仿真效果图..................................................................................................................................115.1.1三位二进制加法器（无效态000，010）仿真效果图..............................................115.1.2仿真结果分析...............................................................................................................145.2.1串行序列检测器（检测序列0010）仿真效果图......................................................145.2.2仿真结果分析...............................................................................................................155.3.1基于74161芯片仿真设计140进制计数器仿真效果图...........................................165.3.2仿真结果分析...............................................................................................................176设计总结和体会..........................................................................................................................177参考文献......................................................................................................................................18仅供学习与交流，如有侵权请联系网站删除 谢谢0精品资料1.课程设计的目的和作用1.1课程设计的目的和作用1.学会使用数字电子实验平台2.熟悉各个芯片和电路的接法3.熟练掌握设计触发器的算4.懂得基本数字电子电路的功能，会分析，会设计2.设计任务2.1三位二进制加法器（无效态000，010）1. 使用设计一个循环型 3位2进制同步加法计数器，其中无效状态为（ 000，010），组合电路选用与门和与非门等。根据同步计数器原理设计加法器的电路图。根据电路原理图使用Multisim进行仿真。将电路图进行实际接线操作。检查无误后，测试其功能。2.2串行序列信号检测器（检测序列0010）1. 使用设计一个序列信号检测器，其中序列为（0010），组合电路选用与门和与非门等。根据序列发生检测器原理设计检测器的原理图。根据电路原理图使用Multisim进行仿真仅供学习与交流，如有侵权请联系网站删除 谢谢1精品资料将电路检查无误后，测试其功能。图进行实际接线操作。2.3基于74161芯片仿真设计 140进制计数器并显示计数过程根据集成计数器原理设计140进制计数器根据原理图用74161连好电路图根据电路原理图使用Multisim进行仿真4.查看仿真结果，是否正确。3.基本原理3.1三位二进制加法器（无效态000，010）和基于74161芯片仿真设计 140进制计数器并显示过程1）计数器是用来统计输入脉冲个数电路，是组成数字电路和计算机电路的基本时序逻辑部件。计数器按长度可分为：二进制，十进制和任意进制计数器。计数器不仅有加法计数器，也有减法计数器。如果一个计数器既能完成累加技术功能，也能完成递减功能，则称其为可逆计数器。在同步计数器中，个触发器共用同一个时钟信号。时钟信号是计数脉冲信号的输入端、2）时序电路的分析过程：根据给定的时序电路，写出各触发器的驱动方程，输出方程，根据驱动方程带入触发器特征方程，得到每个触发器的词态方程；再根据给定初太，一次迭代得到特征转换表，分析特征转换表画出状态图。仅供学习与交流，如有侵权请联系网站删除 谢谢2精品资料3）设计过程：设计流程如图1.3.1所示。4）集成140进制计数器的做法原理和同步加法计数器原理一样，使用清零端或者置数端实现N进制计数功能。3.2串行序列信号检测器序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号，当序列检测器连续收到一组串行二进制码后，如果这组码与检测器中预先设置的码相同，则输出1，否则输出0。由于这种检测的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前一次的正确码及正确序列，直到在连续的检测中所收到的每一位码都与预置数的对应码相同。在检测过程中，任何一位不相等都将回到初始状态重新开始检测。4.实验步骤：4.1同步计数器：（1）根据要求有状态图如下：/0/0/0/0/0001011100101110111/1排列：Q2nQ1nQ0n（2）选择触发器，求时钟方程、输出方程、状态方程：A:选择触发器：由于触发器功能齐全、使用灵活，在这里选用 3个CP下降沿触发的边沿 JK触发器（74LLS112芯片两个）。仅供学习与交流，如有侵权请联系网站删除 谢谢3精品资料B:求时钟方程：采用同步方案，故 CP0=CP1=CP2=CPCP是整个要设计的时序电路的输入时钟脉冲C:求输出方程：a．确定约束项：由所给题目有无效状态为 000、010，其对应的最小项Q2nQ1nQ0n和Q2nQ1nQ0n是约束项。nnn由图所示状态图所规定的输出与现态之间的逻辑关系，可以直接画出YQ2Q1Q0的卡诺图，如图所示 Y=Q2nQ1nQn0n nQ1Q0Q2n 00 01 11 10X 0 0 X00 0 1 01求状态方程：如下图，再分解开便可得到所示各触发器的卡诺图nnQ1Q0Q2n000111100XXX011100XXX1011110000101各次态卡诺图如下：nnQ1Q0Q2n00011110X01X01 1 0 11Q2n+1的卡诺图仅供学习与交流，如有侵权请联系网站删除 谢谢4精品资料nn012n00011110Q0X10X10101Q1n+1的卡诺图Q1nQ0nQ2n 00 01 11 10X 1 0 X01 0 1 11Q0n+1的卡诺图由图可得状态方程为：Q2n+1=Q0nQ2n+Q1nQ2n+Q0nQ1nQ2n=Q0nQ1nQ2nQ0nQ1nQ2nQ1n+1=Q0nQ1nQ0nQ1nQ0n1=Q2nQ0n(Q1nQ2n)(3)求驱动方程：JK触发器的特性方程为：Qn1JQnkQn变换状态方程，并比较特性方程求驱动方程：J2 K2 Q0nQ1n仅供学习与交流，如有侵权请联系网站删除 谢谢5精品资料J1K1Q0nJ0Q2n，K0Q1nQ2n4）画逻辑电路图：根据所选用的触发器和时钟方程、输出方程、驱动方程，便可画出如图所示的逻辑电路图：三位二进制加法计数器（无效态 000，010）（5）检查电路能否自启动：将无效状态000，010代入驱动方程中计算：000/0 111 （有效状态）111/0 011( 有效状态）可见，所设计的时序电路能够自启动。实验仪器：仅供学习与交流，如有侵权请联系网站删除 谢谢6精品资料a． 数字原理实验系统一台；b．集成电路芯片：74LS112二片74LS08一片74LS86一片。（6）实验结论经过实验可知，满足时序图的变化，且可以进行自启动。nn+1n+1n+1由现态Q为0，次态Q与j有关与k无关，即当Q由0变0时，j=0；Q0变1时，j=1。nn+1n+1由1变0时，现态Q为1，次态Q与k有关与j无关，即当Qk=1；Qn+1由1变1时，k=0。4.2串行序列信号检测器（1）状态图0/11/0 00 01 11 101/0 0/01/02）JK触发器的特征方程：Qn1=JQn+KQn3）选择的触发器名称:选用三个CP下降沿触发的边沿JK触发器4）状态方程三位二进制同次态卡诺图：仅供学习与交流，如有侵权请联系网站删除 谢谢7精品资料输出Y的卡诺图：nn0001111010QQX0010010000n+1的卡诺图：Q11nn000111100QQX0101000011n+1的卡诺图:0Q1n0n00011110QQX1000010111由卡诺图得出输出方程为：Y=xQ1nQ2n状态方程为：Q1n1=XQnQnXQnQn0n1=XnQ0n+XnQ0n0110QQ1Q1（5）驱动方程J0=xQ1nJ1=xQ0nK0=XQ1nK1=XQ0n时钟方程：CP=CP0CP1仅供学习与交流，如有侵权请联系网站删除 谢谢8精品资料画逻辑电路图：根据所选用的触发器和时钟方程、输出方程、驱动方程，便可画出如图所示的逻辑电路图。4.3基于74161芯片仿真设计 140进制计数器并显示计数过程1）使用同步清零时，写出SN的二进制代码SN-1=S139=（10001011）22）归零逻辑表达式：LDQ0nQ1nQ3nQ7n3）画逻辑电路图仅供学习与交流，如有侵权请联系网站删除 谢谢9精品资料仅供学习与交流，如有侵权请联系网站删除 谢谢10精品资料仿真效果图5.1.1三位二进制加法器（无效态 000，010）仿真效果图仅供学习与交流，如有侵权请联系网站删除 谢谢11精品资料仅供学习与交流，如有侵权请联系网站删除 谢谢12精品资料仅供学习与交流，如有侵权请联系网站删除 谢谢13精品资料5.1.2仿真结果分析通过仿真结果分析，通过仿真软件 multisim仿真结果，如上述仿真图可知，000和010是约束项，通过将输出 Y接到显示器的引脚来显示六进制的数值，在CP脉冲下将会依次显示 134567共六个数，然后继续返回到这个循环中。或者通过小灯泡的亮灭来显示二进制数值，会依次显示 001011100101110111然后又会回到这个循环中。从而实现含有约束项 000和010的六进制计数器。5.2.1串行序列检测器（检测序列 0010）仿真效果图仅供学习与交流，如有侵权请联系网站删除 谢谢14精品资料5.2.2仿真结果分析通过仿真结果分析，通过仿真软件 multisim仿真结果，如上述仿真图可知发生器是发生011000序列，将输出C接到显示器，就会看到依次串行输出序列0010，由于这样输出序列中重复的二进制数，就不能直观的看出具体输出，所以将输出C和脉冲共同连到示波器上，就会看到在脉冲的下降沿下，串行输出的序列。如图5.3.2在脉冲的下降沿，下面的脉冲由 0变为1然后保持接着再变为0然后保持三个脉冲下降沿，最后再回到0.就这样循环下去，就完成了串行序列0010发生器。仅供学习与交流，如有侵权请联系网站删除 谢谢15精品资料5.3.1基于74161芯片仿真设计 140进制计数器仿真效果图仅供学习与交流，如有侵权请联系网站删除 谢谢16精品资料5.3.2仿真结果分析此电路是实现140进制的集成电路，通过使用 74161的同步置数，来实现进制的计数器，将归零逻辑通过与非门连接到置零端，分别将级联的芯片的输出端连接到显示器，通过上述仿真图可看到，在CP脉冲下显示器从00到139，其中第一个显示器从 0-到F共十六个数，然后从 F又会归零。此时并将进位信号传到第二片芯片的使能端，使之开始工作，从零到八。这时显示器一从零变为F的过程，显示器二就加一直到八，这样共 140个数，然后显示器一再变为零。就这样在 CP脉冲下，两块显示器就会实现 140进制计数器的功能。设计总结和体会通过本次设计，我系统的学习了 multisim 软件。系统的掌握了我们所学的知识，以前似懂非懂的和不懂的都在试验的过程中进一步的巩固和提高，实践果然是是检验真理的唯一标准。从开始熟悉这些知识到对整体设计的了解，再从概要设计、详细设计到开始使用软件，以及最后的调试，整个过程感觉很充实。虽然遇到了不少困难，但当我通过自己查资料，向指导老师请教以及与同学互讨论，而设计出解决方案并成功实现时，顿时觉得所有的辛苦都值得了。仅供学习与交流，如有侵权请联系网站删除 谢谢17