微细加工与技术张庆中引论

微细加工与技术张庆中引论第一页，共三十九页，2022年，8月28日教材：《微电子制造科学原理与工程技术》，StephenA.Campbell，电子工业出版社主要参考书：《微细加工技术》，蒋欣荣，电子工业出版社VLSITechnology,S.M.Sze《半导体制造技术》，MichaelQuirk,JulianSerda，电子工业出版社第二页，共三十九页，2022年，8月28日第

1

章引论1.1主要内容加工尺度：亚毫米~纳米量级。加工单位：微米~原子或分子线度量级（10–8cm）。加工形式：分离加工、结合加工、变形加工。第三页，共三十九页，2022年，8月28日微细加工技术的涉及面极广，具有

“大科学”

的性质，其发展将依赖于基础材料、器件物理、工艺原理、精密光学、电子光学、离子光学、化学、计算机技术、超净和超纯技术、真空技术、自动控制、精密机械、冶金化工等方面的成果。微细加工技术的应用十分广泛，主要应用于集成电路以及微机电系统（MEMS）的制造。第四页，共三十九页，2022年，8月28日加工尺度：微米~纳米。1.2微细加工技术在集成电路发展中的作用

一、集成电路发展简史58年，锗IC59年，硅IC61年，SSI（10

~100个元件/芯片），RTL62年，MOS

IC，TTL，ECL63年，CMOS

IC64年，线性IC

第五页，共三十九页，2022年，8月28日第六页，共三十九页，2022年，8月28日

65年，MSI（100

~3000个元件/芯片）69年，CCD70年，LSI（3000~10万个元件/芯片），1KDRAM71年，8位MPU

IC，400472年，4KDRAM，I2LIC77年，VLSI（10万~

300万个元件/芯片），64KDRAM，16位MPU80年，256KDRAM，2

m84年，1MDRAM，1

m85年，32位MPU，M68020第七页，共三十九页，2022年，8月28日

86年，ULSI（300万~10亿个元件/芯片），4

MDRAM(8×106,91

mm2,0.8

m,150

mm)，于89

年开始商业化生产，95

年达到生产顶峰。主要工艺技术：g线（436

nm）步进光刻机、1

:

10投影曝光、负性胶正性胶、各向异性干法腐蚀、LOCOS元件隔离技术、LDD结构、浅结注入、薄栅绝缘层、多晶硅或难熔金属硅化物、多层薄膜工艺等。88年，16

MDRAM（3×107,135

mm2,0.5

m,200

mm），于92

年开始商业化生产，97

年达到生产顶峰。主要工艺技术：i线（365

nm）步进光刻机、选择

CVD

工艺、多晶硅化物、难熔金属硅化物多层布线、接触埋入、化学机械抛光（CMP）工艺等。第八页，共三十九页，2022年，8月28日

91年，64

MDRAM（1.4×108,198

mm2,0.35

m,200

mm），于94

年开始商业化生产，99

年达到生产顶峰。主要工艺技术：i线步进光刻机、相移掩模技术、低温平面化工艺、全干法低损伤刻蚀、加大存储电容工艺、增强型隔离、RTP/RTA工艺、高性能浅结、CMP工艺、生产现场粒子监控工艺等。92年，256

MDRAM（5.6×108,400

mm2,0.25

m,200

mm），于98

年开始商业化生产，2002

年达到生产顶峰。主要工艺技术：准分子激光（248

nm）步进光刻机、相移掩模技术、无机真空兼容全干法光刻胶、<0.1

m浅结、低温工艺和全平坦化工艺、CVDAl、Cu金属工艺、生产全面自动化等。第九页，共三十九页，2022年，8月28日

95年，GSI（>10亿个元件/芯片），1

GDRAM（2.2×109,700

mm2,0.18

m,200

mm），2000

年开始商业化生产，2004

年达到生产顶峰。主要工艺技术：X射线光刻机、超浅结（0.05

m

）、高介电常数铁电介质工艺、SiC异质结工艺、现场真空连接工艺、实时控制工艺的全面自动化等。

97年，4

GDRAM（8.8×109,986

mm2,0.13

m,300

mm），2003

年进入商业化生产。02年，2

G、0.13

m，（商业化生产）04年，4

G、0.09

m，（商业化生产）06年，8

G、0.056

m，（商业化生产）第十页，共三十九页，2022年，8月28日第十一页，共三十九页，2022年，8月28日

二、集成电路的发展规律集成电路工业发展的一个重要规律即所谓

摩尔定律。Intel

公司的创始人之一戈登·摩尔先生在

1965

年

4月19日发表于《电子学杂志》上的文章中提出，集成电路的能力将每年翻一番。1975

年，他对此提法做了修正，称集成电路的能力将每两年翻一番。摩尔定律最近的表述：在价格不变的情况下，集成电路芯片上的晶体管数量每

18

个月翻一番，即每

3

年乘以

4。

第十二页，共三十九页，2022年，8月28日第十三页，共三十九页，2022年，8月28日

集成电路工业发展的另一些规律

建立一个芯片厂的造价也是每

3

年乘以

4；线条宽度每

6

年下降一半；芯片上每个器件的价格每年下降30%~40%；晶片直径的变化：60年：0.5

英寸，65年：1

英寸，70年：2

英寸，75年：3

英寸，80年：4

英寸，90年：6

英寸，95年：8

英寸（200

mm），2000年：12

英寸（300

mm）。第十四页，共三十九页，2022年，8月28日美国1997~2012

年半导体技术发展规划1997199920012003200620092012比特/芯片256M1

G4

G16

G64

G256

G特征尺寸（μm）0.250.180.150.130.10.070.05晶片直径（mm）200300300300300450450

三、集成电路的发展展望目标：集成度、可靠性、速度、功耗、成本努力方向：线宽、晶片直径、设计技术

第十五页，共三十九页，2022年，8月28日

可以看出，专家们认为，在未来一段时期内，IC

的发展仍将遵循摩尔定律，即集成度每

3

年乘以

4，而线宽则是每

6年下降一半。

硅技术过去一直是，而且在未来的一段时期内也还将是微电子技术的主体。目前硅器件与集成电路占了

2000多亿美元的半导体市场的95%

以上。

大规模集成电路发展的几个趋势:1、单片系统集成（SOC）2、整硅片集成（WSI）3、半定制电路的设计方法4、微机电系统（MEMS）5、真空微电子技术第十六页，共三十九页，2022年，8月28日

四、集成电路发展面临的问题

1、基本限制如热力学限制。由于热扰动的影响，数字逻辑系统的开关能量至少应满足

ES>4kT=1.65×10

-20J。当沟道长度为

0.1

m

时，开关能量约为

5×10

-18

J。在亚微米范围，从热力学的角度暂时不会遇到麻烦。又如加工尺度限制，显然原子尺寸是最小可加工单位，现在的最小加工单位通常大于这个数值。

2、器件与工艺限制

3、材料限制硅材料较低的迁移率将是影响IC

发展的一个重要障碍。

4、其他限制包括电路限制、测试限制、互连限制、管脚数量限制、散热限制、内部寄生耦合限制等。第十七页，共三十九页，2022年，8月28日

1.3集成电路制造的基本工艺流程

器件设计芯片制造封装测试电路设计材料制备第十八页，共三十九页，2022年，8月28日CrystalGrowthSlicingGraphiteHeaterSiMeltSiCrystalPolishingWaferingHighTemp.AnnealingFurnaceAnnealedWaferDefectFreeSurfacebyAnnealing(SurfaceImprovement）SurfaceDefectMapPolishedWafer第十九页，共三十九页，2022年，8月28日第二十页，共三十九页，2022年，8月28日88die200-mmwafer232die300-mmwafer第二十一页，共三十九页，2022年，8月28日

横向加工：图形的产生与转移（又称为光刻，包括曝光、显影、刻蚀等）

纵向加工：掺杂（扩散、离子注入）、薄膜制备（热氧化、蒸发、溅射、CVD等）芯片制造第二十二页，共三十九页，2022年，8月28日第二十三页，共三十九页，2022年，8月28日涂光刻胶（正）选择曝光热氧化SiO2一、PN

结的制造工艺流程N第二十四页，共三十九页，2022年，8月28日去胶掺杂显影（第

1

次图形转移）刻蚀（第

2

次图形转移）NP第二十五页，共三十九页，2022年，8月28日镀铝膜光刻铝电极CVD

淀积

SiO2膜光刻接触孔第二十六页，共三十九页，2022年，8月28日二、典型的双极型集成电路工艺流程衬底制备热氧化隐埋层光刻隐埋层扩散外延淀积热氧化隔离光刻隔离扩散热氧化基区光刻基区扩散再分布及氧化发射区光刻（背面掺金）发射区扩散氧化接触孔光刻铝淀积反刻铝铝合金淀积钝化层压焊区光刻中测第二十七页，共三十九页，2022年，8月28日

衬底制备、热氧化、第

1

次光刻、隐埋层扩散

杂质选择原则：杂质固溶度大，以使集电极串联电阻降低；高温时在硅中的扩散系数要小，以减小外延时埋层杂质上推到外延层的距离；与硅衬底的晶格匹配好，以减小应力。最理想的隐埋层杂质为

As。第二十八页，共三十九页，2022年，8月28日

对于模拟电路，可选外延层电阻率epi

=

0.5~5.cm，厚度Tepi=

7~17

m。

外延层淀积、热氧化对于数字电路，可选外延层电阻率epi

=

0.2

.cm，厚度Tepi

=

3~7

m；第二十九页，共三十九页，2022年，8月28日

第

2

次光刻、

隔离扩散在硅衬底上形成孤立的外延层岛，实现各元件间的电绝缘。第三十页，共三十九页，2022年，8月28日

热氧化、第

3

次光刻、基区扩散形成

NPN

管的基区及扩散电阻。

第三十一页，共三十九页，2022年，8月28日热氧化、第

4

次光刻、

发射区扩散包括集电极接触孔光刻与

N+

扩散，以减小接触电阻。

第三十二页，共三十九页，2022年，8月28日氧化、第

5

次光刻（接触孔光刻）第三十三页，共三十九页