套筒式放大器设计试验

套筒式放大器设计实验设计者：王龙指导老师：谢海情教授长沙理工大学物电学院本实验包括对套筒式放大器进行DC扫描、AC分析，并学习根据输出波形确定相位裕度、共模增益、共模抑制比（CMRR）以及版图设计、版图DRC纠错、LVS电路网路验证、LPE参数提取、hspice后仿真。一、放大器设计及前仿首先根据设计要求：功率以及电源电压的大小计算得出电路总电流，P<2mW，电压电源3.3v，所以电流小于0.6mA。设电流为82uA，UnCox=131.4uA/V2,upCox=35.1uA/V2。总体电路如图1-1示：*E「e产正「出产：+Error|+4*Err凸出,：+*E「e产正「出产：+Error|+4*Err凸出,：+Errcirf+：布「「咄:*E「「*~*!Errar*-:，l:1Errar-：*lError*lError* JErr:>r:t图1-1从gnd到vdd每一级预计给VOD分别为0.5v、0.2v、0.2v、0.3v、0.3v。从而得出宽长比分别为：40、40、40、50、50.从而得出各个偏置电压：vb4=0.9v、vb31=vb32=1.5v、vb2=1.8v、Vb1=1.7v、vb0=2v；最终经过调试的出最后结果如图1-2所示，在此偏置条件下所有所有的mos管都处于饱和区。图1-2DC扫描设置如图13所示：图1-3dc扫描设置扫描结果如图1-4所示:图1-4AC扫描设置如下图1-5所示：图1-51图1-52ChoosingAnalyses—VirtuosoChoosingAnalyses—Virtuoso®AnalogDesignExVIVALwanglongerjflschemata:Jun2516:34:272017-OXAnalysisGIranGde⑨ac[noisej,xf y sens 7 dcmatch stbpz sp o envlp pss-pac 7 pstb 7 pnoise pxfpsp j qpss ~ qpac qpnoisevzqpxf~qpspFileEditGraphAxisTraceMarkerZoomToolsHelpACResponseACAnalysisSweepVariable，FrequencyjDesignVariable▼Temperature▼ComponentParameter7ModelParameterSweepRangewstan-stopstart而 1stop五jCenter-SpanSweepType[AutcimaticIAddSpecificPoints_>>i)6ew>上)?/net065_■■=■■■■■=■■=■■=■■■■■■■■■■■■■■一__=========■==_=====__=aBilH-S-SS==SSS3»S==S=S=-s-ss==sss-ss==s=s=SpecializedAnalysesEnabled工 Options…/net065OKcadence_=======_=======a__=i_HHil-s-ssssss-ssssss-蠡■篝蠡■鬻蠹■■=!£===■■-一露露吧-S-SS-SSSSSSS-SS^—==一====__==_=_l_!==ls;=一9FoEl一夸岂OJ5ELIO.一夸岂OJ5ELIO.图1-53 图1-54从图1-54可以看出，电路交流增益为2.8k,约69dB。图1-55可以看出相位裕度为58dB左右。图1-55共模增益仿真设置如图1-6所示:

6EditObjectProperties XEditObjectProperties XApplyTo onlycurrent。instanceJShow _system里user史CDFApplyTo ^only^curren£^j.instanceJ:讣dw _system里user」CDFBmws日 R2sdInstantLabelsDisplayProper!!...' Value Display,Browse ResetInstanceLabelsDisplayProperty Value Display.,.1LibraryName m疝二qLib 即DLibraryName dnaluyLib 即DCellName vdc ©行DCellName vdc 1而DViewName :三尹山口L 。行ViewName :巧叮也口1 F行InstanceNameV6 ［口行DInstanceNamev6 1而DAddjkDeletejModifyjUserProperty MasterValue LocalValue DisplayiAdd八Delete八Modify」UserProperty MasterValue LocalValue DisplayIvslgnore true '「ffDIvslgnore true 即DCDFParameter Value DisplayCDFParameter Value Displa1/Noisefilename toffDNoisefilename 1行DNumberofnoise/freqpairs 0 4行DNumberofnoise/freqpairs 0 pfifDDCvoltage 1,55371v 〃ffDDC..'oltage 1,SS371v 即_DACmagnitude 1v F行DACmagnitude 1v 即0图1-62图1-61图1-62VIVALwanglongerjrischematrc:Jun2516:45:212017-OXFileEditGraphAxisTraceMarkerZoomToolsHelp C3dlGflC6esSB隹哼回国部二 DHQ电阿小Lam匚ACResponse 用ACResponse 用图1-63从图1-63可看出电路共模增益为52,34dB。共模抑制比为：CMRR=ADM- (1.1)ACMAdm=2800,Acm=52,CMRR=34.6dB。二、版图设计1、宽长比换算：因为电路mos管的W比较大，我们把器件的宽长比进行换算，换算如图2-1所示：ApplyToEditObjectProperties©nlycurrentinstance、Browse」、ResetInstanceLabelsDisplayProperty ValueDisplayLibraryName5050_1126_OA|l°ffHCellNamepL5°ffApplyToEditObjectProperties©nlycurrentinstance、Browse」、ResetInstanceLabelsDisplayProperty ValueDisplayLibraryName5050_1126_OA|l°ffHCellNamepL5°ffHViewNameSYTilinl°ffBInstanceNameMIO而4Show匚s1/sternyuserCDFAdd口已后恒,、Modify,CDFParameterModelnameMultiplierWidthLengthDispla;./LoffLoffLoffLoffDraindiffusionareaLoff图2-12、版图电路变换：把所有非版图器件去除，以便导出.siz文件及版图对照。如图2-2所示:图2-23、版图设计：根据电路原理图初步设计版图，并用laker画出版图，版图总图如图2-3所示:图2-34、画完版图后导出.gds文件进行DRC验证，用于查看版图设计有没有违背工艺规则，这个根据工艺不同，结果不同。DRC结果如图2-4所示：图2-4图中显示还有三个错误，这三个错误是这个工艺可以忽略的错误，我们不做处理。5、LVS验证，我们把电路原理图导出的.siz文件与版图导出的.gds进行