多学时-组合逻辑电路

第4章组合逻辑电路4.1逻辑代数的基本知识4.1.1数制和码制4.1.2逻辑变量和逻辑函数4.1.3逻辑代数中的基本运算和复合运算4.1.4逻辑代数的基本公式和基本定理1.常量与变量的关系2.逻辑代数的基本运算法则自等律0-1律重叠律还原律互补律交换律4.1.4逻辑代数的基本公式和基本定理2.逻辑代数的基本运算法则普通代数不适用！证:结合律分配律A+1=1

AA=A.110011111100反演律列状态表证明：AB00011011111001000000吸收律(1)A+AB=A(2)A(A+B)=A对偶式对偶关系：

将某逻辑表达式中的与(•)换成或

(+)，或(+)换成与(•)，得到一个新的逻辑表达式，即为原逻辑式的对偶式。若原逻辑恒等式成立，则其对偶式也成立。证明：A+AB=A（3）（4）对偶式（5）（6）对偶式

例：有一T形走廊，在相会处有一路灯,在进入走廊的A、B、C三地各有控制开关，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设A、B、C代表三个开关（输入变量）；Y代表灯（输出变量）。

1.逻辑状态真值表设：开关闭合其状态为“1”，断开为“0”灯亮状态为“1”，灯灭为“0”用输入、输出变量的逻辑状态(“1”或“0”)以表格形式来表示逻辑函数。三输入变量有八种组合状态n输入变量有2n种组合状态

0000

A

B

C

Y00110101011010011010110011112.逻辑式取Y=“1”(或Y=“0”)列逻辑式取Y=“1”

用“与”“或”“非”等运算来表达逻辑函数的表达式。(1)由逻辑状态表写出逻辑式对应于Y=1，若输入变量为“1”，则取输入变量本身(如A)；若输入变量为“0”则取其反变量(如A)。一种组合中，输入变量之间是“与”关系，

0000

A

B

C

Y00110101011010011010110011112.逻辑式取Y=“1”(或Y=“0”)列逻辑式取Y=“1”

用“与”“或”“非”等运算来表达逻辑函数的表达式。(1)由逻辑状态表写出逻辑式对应于Y=1，若输入变量为“1”，则取输入变量本身(如A)；若输入变量为“0”则取其反变量(如A)。一种组合中，输入变量之间是“与”关系，

0000

A

B

C

Y0011010101101001101011001111各组合之间是“或”关系

0000

A

B

C

Y00110101011010011010110011113.逻辑图YCBA&&&&&&&>1CBA4.1.6逻辑函数的化简方法1.公式化简法利用逻辑代数中的公式和定理对逻辑函数式进行化简，由于实际的逻辑函数式的形式是多种多样的，公式法化简没有固定的规律可循，需要我们对公式和定理熟练掌握，且要通过大量的化简实践积累经验。2.卡诺图化简法4.2集成门电路TTL反相器（1）输出高电平电压的最小值=2.4V；（2）输出低电平电压的最大值=0.4V；（3）输入高电平电压的最小值=2.0V；（4）输入低电平电压的最大值=0.8V；（5）输出高电平电流的最大值=-0.4mA；（6）输出低电平电流的最大值=16mA；（7）输入高电平电流的最大值=40；（8）输入低电平电流的最大值=-1.6mA。TTL门电路的主要参数TTL与非门OC门三态门4.4

加法器4.4.1

一位加法器加法器:

实现二进制加法运算的电路进位如：0

0

0

0

11+10101010不考虑低位来的进位半加器实现要考虑低位来的进位全加器实现1.半加器

半加：实现两个一位二进制数相加，不考虑来自低位的进位。AB两个输入表示两个同位相加的数两个输出SC表示半加和表示向高位的进位逻辑符号：半加器：COABSC半加器逻辑状态表逻辑表达式逻辑图&=1ABSCA

B

S

C00000110101011012全加器输入Ai表示两个同位相加的数BiCi-1表示低位来的进位输出表示本位和表示向高位的进位CiSi

全加：实现两个一位二进制数相加，且考虑来自低位的进位。逻辑符号：

全加器：AiBiCi-1SiCiCOCI(1)列逻辑状态表(2)写出逻辑式Ai

Bi

Ci-1

Si

Ci

0000000110010100110110010101011100111111半加器构成的全加器>1BiAiCi-1SiCiCOCO逻辑图&=1>1AiCiSiCi-1Bi&&4.4.2

多位加法器4.5

编码器

把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。具有编码功能的逻辑电路称为编码器。

n

位二进制代码有2n

种组合，可以表示2n

个信息。

要表示N个信息所需的二进制代码应满足

2nN4.5.1普通二进制编码器将输入信号编成二进制代码的电路。2n个n位编码器高低电平信号二进制代码(1)分析要求：

输入有8个信号，即N=8，根据2n

N的关系，即n=3，即输出为三位二进制代码。例：设计一个编码器，满足以下要求：(1)将I0、I1、…I78个信号编成二进制代码。(2)编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。(3)

设输入信号高电平有效。解：001011101000010100110111I0I1I2I3I4I5I6I7(2)列编码表：输入输出Y2

Y1

Y0(3)写出逻辑式并转换成“与非”式Y2=I4+I5+I6+I7=I4I5I6I7...=I4+I5+I6+I7Y1=I2+I3+I6+I7=I2I3I6I7...=I2+I3+I6+I7Y0=I1+I3+I5+I7=I1I3I5I7...=I1+I3+I5+I7(4)画出逻辑图10000000111I7I6I5I4I3I1I2&&&1111111Y2Y1Y0将十进制数0~9编成二进制代码的电路二–

十进制编码器表示十进制数4位10个编码器高低电平信号二进制代码

列编码表：四位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示0~9十个数码，最常用的是8421码。8421BCD码编码表000输出输入Y1Y2Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)Y30001110100001111000110110000000000111

写出逻辑式并化成“或非”门和“与非”门Y3=I8+I9.

=I4+

I6I5+I7Y2=I4+I5+I6+I7Y0=I1+I3+I5+I7+I9.=I1+I9I3+I7

I5+I7..

=I2+

I6I3+I7Y1=I2+I3+I6+I7画出逻辑图10000000011101101001&&&>1>1>1>1>1>1I1I2I3I4I5I6I7I8I9Y3Y2Y1Y0

当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。

即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。4.4.2优先编码器74LS147编码器功能表I9Y0I8I7I6I5I4I3I2I1Y1Y2Y31111111111111输入(低电平有效)输出(8421反码)0

011010

0111110

10001110

100111110

1010111110

10111111110

110011111110

11011111111101110例:74LS147集成优先编码器(10线-4线)74LS147引脚图低电平有效1615141312111091234567874LS1474.6

译码器4.6.1二进制译码器8个3位译码器二进制代码高低电平信号状态表

例：三位二进制译码器（输出高电平有效）输入ABCY0Y1Y2Y3Y4Y5Y6Y70001000000000101000000010001000000110001000010000001000101000001001100000001011100000001输出写出逻辑表达式Y0=ABCY1=ABCY2=ABCY3=ABCY7=ABCY4=ABCY6=ABCY5=ABC逻辑图CBA111&&&&&&&&Y0Y1Y2Y3Y4Y5Y6Y701110010000000AABBCC例：利用译码器分时将采样数据送入计算机总线2-4线译码器ABCD三态门三态门三态门三态门译码器工作总线2-4线译码器ABCD三态门三态门三态门三态门译码器工作工作原理：(以A0A1=00为例)000脱离总线数据全为“1”74LS139型译码器(a)外引线排列图；(b)逻辑图(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y11Y02A12A02S+UCC10916151413121174LS139(b)11111&Y0&Y1&Y2&Y3SA0A1双2/4线译码器A0、A1是输入端Y0~Y3是输出端

S

是使能端74LS139译码器功能表

输入

输出SA0A1Y0110000011001101110Y1Y2Y311101110111011174LS139型译码器双2/4线译码器A0、A1是输入端Y0~Y3是输出端

S

是使能端S=0时译码器工作输出低电平有效74LS138型译码器例：用74LS138实现逻辑函数

4.6.2二-十进制译码器

把十进制的0～9的BCD码译成10个对应的输出信号逻辑功能：4.6.3七段显示译码器Q3Q2Q1Q0agfedcb译码器二十进制代码(共阴极)七段显示译码器状态表gfedcbaQ3Q2Q1Q0a

b

c

d

efg000011111100000101100001001011011012001111110013010001100114010110110115011010111116011111100007100011111118100111110119输入输出显示数码LT为试灯输入，低电平有效RBI为灭零输入，低电平有效BI/RBO作为输入端使用时称为灭灯输入端，低电平有效作为输出端使用时称为灭零输出端4.7

数据选择器和数据分配器发送端接收端IYD0D1D2D3SA1A0传输线A0A1D0D1D2D3S4.7.1数据选择器从多路数据中选择其中所需要的一路数据输出。例：四选一数据选择器输入数据输出数据使能端D0D1D2D3YSA1A0控制信号11&111&&&>1YD0D1D2D3A0A1S1000000“与”门被封锁，选择器不工作。74LS153型4选1数据选择器11&111&&&>1YD0D1D2D3A0A1S01D0000“与”门打开，选择器工作。由控制端决定选择哪一路数据输出。选中D000110074LS153型4选1数据选择器由逻辑图写出逻辑表达式74LS153功能表使能选通输出SA0A1Y10000001100110D3D2D1D01SA11D31D21D11D01Y地74LS153(双4选1)2D32D22D12D02YA02SUCC15141312111091613245678用2片74LS153多路选择器选择8路信号若A2A1A0=010,输出选中1D2路的数据信号。74LS153(双4选1)2D32D22D12D02YA02SUCC1514131211109161SA11D31D21D11D01Y地13245678A0A1A2116选1数据选择器(1)1A2A1A0A0A1A2(2)≥1YD7D6D1D0D15D14D9D8