大三下-微机米么瑞chapter bus

第15总概ISAPCI总概总线的基本总线是计算机1970年DEC公司PDP-11小型计算机首次采用总线技总线结构的优便于采用模块化结构设计方法，简化系模块结构便于系统的扩充便于故障诊断和总线的基本目前在微型计算机系统中常把总线作为一个独部件总线的基本总线也包括电源线和地总线的基本或主控(busmaster)，被控部件称为从控根据不同的使用意义，有的为双向,有的为三态有的非三总线的基本 驱动地址总线。总线的基本（写主控（读）。数据总线是三态的，未被地址信号选中不驱动数据总线（其数据引脚为高阻）161总线的层次CPUCPU、RAM、ROM、控制组等之间的 系统总线的接总线的层次CPUCPUCPU总线针对具体处理器设计，因此没有规范总线的层次系统总线为主机系统 设备之间的通信通道通道总线 ISA、EISA、MCA、VESA、PCI、总线的层次结ISA:IndustryStandardArchitecture——工业标准体MCA:MicroChannelArchitecture——微通道体系结32位标准总线，数据传输率40MB/sEISA:ExtendedIndustryStandardArchitecture—— ElectronicStandardAssociation——电子标准。VESA总线也称为VL-bus(VESALocalBus)，32位标准总线，数据传输率总线的层次结PCI:PeripheralComponent——外部设备互连。位标准总线，数据传输率AGP:AcceleratedGraphicsPort——加速图形接专为提高带宽而设计的总线规范。它是点对点连接，连接控制组和AGP显示卡，因此严格说AGP总线的层次结C（卡）PCI、VESA、AGP为局部总线的层次结用来提供SCSI—USB——通用串行总外部总线本质上应该算作主机与外设的总线的层次82439TXSystem82371ABPCIIDEXcelerator总线的层次ISA总支持8位ISA卡和16位ISA8位ISA总线接8位ISA总线也称为PC总线或XT总共有62820制线2128位ISA总线8位ISA总线器地址A19~A0，最 器1M地址，最大64，在及H。8位ISA总线21条AEN：AddressEnable，地址 8位ISA总线8位ISA总线IRQ7~IRQ2：中断请求信29I。8位ISA总线DRQ3~DRQ1：DMA请求不在PC总线上出8位ISA总线T/C：计数结束一次8位ISA总线 I/O通道准备好信号。该信号为低电平（未准备好），使CPU或DMA插入等待周期16位ISA总线在IBMPC/AT（80286）机上首先使用，故又称为总线，在8位PC总线上扩展16位ISA总线16位总线在扩展6总16位ISA总线在扩展的36芯插座上，ISA重新定义了部分24位地址信号，允许最 器SD15~SD0：16位数据信16位ISA总线SBHE：总线IRQ15、IRQ14、IRQ12、IRQ11、AT机上使用2片中断控制器8259（片），可有15级中断请DMA请求/响应16位ISA总线器读/ 周期信总线主 PCI总PCI总线的引32位和6位接口卡，694点，3|||||ComponentSide mandatory32-bit64-bit|||| ||||||||||||||||||||||||||--|||||||--^^^^^^^^微机系统采用98+22边缘接15.3PCI总PCI总线的引CLK:系统时钟信号。为所有处理提供定时，时钟的上升沿采样总线上各信号线的信号。CLK的15.3PCI总PCI总线的引AD[31:00]地址和数据共用相同的PCI引脚期,C/BE[3::0]#用作字节使能PAR奇偶校验信号。它通过AD[31::00]C/BE[3::0]进行奇偶15.3PCI总PCI总线的引FRAME#:当一个主控设备请求总线时，采IRDY#:主设备准备好信号。当与TRDY#同时有 15.3PCI总PCI总线的引TRDY#:从设备准备好信号。预示从设备准备当前的数据传输。在读周期,TRDY#指示数据变量STOP#:从设备要求主设备停止当前数据传送。LOCK#:锁定信号。用于锁定目标 间,用作设备配置寄存器的片选信号DEVSEL:设备选择信号。该信号有效时,表明总上某设备被选15.3PCI总PCI总线的引REQ#:总线占用请求信号。任何主控器都有它己的REQ#信号总线命总线命令在地址期C/BE[3::0]#线有效时被译码明事务的类0001特殊周期提供在PCI上的简单广播0010I/O读从I/O口地址中读数0011I/O写向I/O地址空间写数 1100多 器读只要FRAME#有效,就应保持存管道连续,以便大量传输数据传数据传A线上目标设备从地址总线上识准数据传总线上，并将,启动方读目标设备未准备好传送第二个数驱动至无效数据传 i.启动方知道第三个数据块是要传输的最后一FRAME驱动至无效电平，停止目标方，同时将驱动至有效电平，完成j.启动方将IR