第2章 基本逻辑运算及集成逻辑门

第二章基本逻辑运算及集成逻辑门2.1基本逻辑运算

2.2常用复合逻辑

2.3正负逻辑2.4集成逻辑门2.1基本逻辑运算

具有“真”与“假”两种可能，并且可以判定其“真”、“假”的陈述语句叫逻辑变量。一般用英文大写字母A，B，C，…表示。例如，“开关A闭合着”，“电灯F亮着”，“开关D开路着”等均为逻辑变量，可分别将其记作A，F，D；“开关B不太灵活”，“电灯L价格很贵”等均不是逻辑变量。

逻辑变量只有“真”、“假”两种可能，在逻辑数学中，把“真”、“假”称为逻辑变量的取值，简称逻辑值，也叫逻辑常量。通常用“1”表示“真”，用“0”表示“假”，或者相反。本教材中，若不作特别说明，“1”就代表“真”，“0”就代表“假”。虽然“1”和“0”叫逻辑值或逻辑常量，但是它们没有“大小”的含义，也无数量的概念。它们只是代表逻辑“真”、“假”的两个形式符号。

一个结论成立与否，取决于与其相关的前提条件是否成立。结论与前提条件之间的因果关系叫逻辑函数。通常记作：F=f(A,B,C,…)

逻辑函数F也是一个逻辑变量，叫做因变量或输出变量。因此它们也只有“1”和“0”两种取值，相对地把A，B，C，…叫做自变量或输入变量。基本逻辑函数

与逻辑或逻辑非逻辑与运算(逻辑乘)

或运算(逻辑加)

非运算(逻辑非)

2.1.1与逻辑(与运算、逻辑乘)

决定某一结论的所有条件同时成立，结论才成立，这种因果关系叫与逻辑，也叫与运算或叫逻辑乘。以图2-1所示开关控制灯亮为例，定义：开关A、B闭合位“真”，开关A、B断开为“假”，灯F亮为“真”，灭为“假”。其对应关系如表2-1(a)所示。用“1”代表逻辑“真”，用“0”代表逻辑“假”，则表2-1(a)可改为表2-1(b)的形式。这种表格叫真值表。所谓真值表，就是将输入变量的所有可能的取值组合对应的输出变量的值一一列出来的表格。它是描述逻辑功能的一种重要形式。表2–1与逻辑的真值表(a)(b)ABFABF假假假真真假真真假假假真000110110001图2–1与门逻辑电路实例图

由表2-1可知，上述三个语句之间的因果关系属于与逻辑。其逻辑表达式(也叫逻辑函数式)为：F=A·B读作“F等于A乘B”。在不致于混淆的情况下，可以把符号“·”省掉。在有些文献中，也采用∩、∧、&等符号来表示逻辑乘。由表2-1的真值表可知，逻辑乘的基本运算规则为：0·0=00·1=01·0=01·1=10·A=01·A=A

A·A=A

实现“与运算”的电路叫与门，其逻辑符号如图2-2所示，其中图(a)是我国常用的传统符号，图(b)为国外流行符号，图(c)为国家标准符号。图2–2与门的逻辑符号

2.1.2或逻辑(或运算、逻辑加)

决定某一结论的所有条件中，只要有一个成立，则结论就成立，这种因果关系叫或逻辑。以图2-3所示开关控制灯亮为例，定义：开关A、B闭合位“真”，开关A、B断开为“假”，灯F亮为“真”，灭为“假”。其真值表如表2-2所示。图2–3或门逻辑电路实例图表2–2或逻辑的真值表

(a)(b)ABFABF假假假真真假真真假真真真000110110111

由表2-2可知，上述三个语句之间的因果关系属于或逻辑。其逻辑表达式为：

F=A+B读作“F等于A加B”。有些文献也采用∪、∨等符号来表示逻辑加。由表2-2的真值表可知，逻辑加的运算规则为：

0+0=00+1=11+0=11+1=1 0+A=A1+A=1A+A=A

实现“或运算”的电路叫或门，其逻辑符号如图2-3所示。图2–4或门的逻辑符号

2.1.3非逻辑(非运算、逻辑反)

若前提条件为“真”，则结论为“假”；若前提条件为“假”，则结论为“真”。即结论是对前提条件的否定，这种因果关系叫非逻辑。例如，对图2-5所示电路的功能作如下描述：“若开关A断开，则电灯F就亮”。把以上两个陈述句分别记作A、F，则其真值表如表2-3所示。图2–5非门逻辑电路实例图

(a)(b)AFAF假真真假0110表2–3非逻辑的真值表

由表2-3的真值表可知，上述两个语句之间的因果关系属于非逻辑，也叫非运算或者叫逻辑反。其逻辑表达式为：读作“F等于A非”。通常称A为原变量，为反变量，二者共同称为互补变量。完成“非运算”的电路叫非门或者叫反相器，其逻辑符号如图2-6所示。非运算的运算规则是：图2–6非门的逻辑符号(a)常用符号；(b)国外流行符号；(c)国标符号2.2常用复合逻辑

2.2.1“与非”逻辑“与非”逻辑是“与”逻辑和“非”逻辑的组合。先“与”再“非”。其表达式为图2–7与非门的逻辑符号(a)常用符号；(b)国外流行符号；(c)国标符号实现“与非”逻辑运算的电路叫“与非门”。其逻辑符号如图2-7所示。

2.2.2“或非”逻辑“或非”逻辑是“或”逻辑和“非”逻辑的组合。先“或”后“非”。其表达式为：实现“或非”逻辑运算的电路叫“或非门”。其逻辑符号如图2-8所示。图2–8或非门的逻辑符号(a)常用符号；(b)国外流行符号；(c)国标符号

2.2.3“与或非”逻辑“与或非”逻辑是“与”、“或”、“非”三种基本逻辑的组合。先“与”再“或”最后“非”。其表达式为：

实现“与或非”逻辑运算的电路叫“与或非门”。其逻辑符号如图2-9所示。图2–9与或非门的逻辑符号(a)常用符号；(b)国外流行符号；(c)国标符号

2.2.4“异或”逻辑及“同或”逻辑

1.两变量的“异或”及“同或”逻辑

若两个输入变量A、B的取值相异，则输出变量F为1；若A、B的取值相同，则F为0。这种逻辑关系叫“异或”逻辑，其逻辑表达式为：读作“F等于A异或B”。实现“异或”运算的电路叫“异或门”。其逻辑符号如图2-10所示。图2–10异或门的逻辑符号(a)常用符号；(b)国外流行符号；(c)国标符号

若两个输入变量A、B的取值相同，则输出变量F为1；若A、B取值相异，则F为0。这种逻辑关系叫“同或”逻辑。其逻辑表达式为：⊙实现“同或”运算的电路叫“同或门”。其逻辑符号如图2-11所示。图2–11同或门的逻辑符号(a)常用符号；(b)国外流行符号；(c)国标符号两变量的“异或”及“同或”逻辑的真值表如表2-4所示。表2-4“异或”及“同或”逻辑真值表AB0001101101101001⊙

反函数的定义：对于输入变量的所有取值组合，函数F1和F2的取值总是相反，则称F1和F2互为反函数。记作：由表2-4可知，两变量的“异或逻辑”和“同或逻辑”互为反函数。即由对偶规则(见第三章)可知，AB和A⊙B互为对偶式。⊙⊙

2.多变量的“异或”及“同或”逻辑

多变量的“异或”或“同或”运算，要利用两变量的“异或门”或“同或门”来实现。实现电路分别如图2-12和图2-13所示。图2–12多变量的“异或”电路图2–13多变量的“同或”电路

(1)n个变量的“异或”逻辑的输出值和输入变量取值的对应关系是：输入变量的取值组合中，有奇数个1时，“异或”逻辑的输出值为1；反之，输出值为0。利用此特性，可作为奇偶校验码校验位的产生电路。“异或”逻辑电路，可以用作奇校验码的接收端的错码检测电路。当它输出“0”时，表示输入代码有错码；当它输出“1”时，表示输入代码基本无错码。(有可能有偶数位错码，但发生的概率很小。)也可用于偶校验码的错码检测，只是其输出值“1”和“0”的含义与检测奇校验码时相反。

(2)偶数个变量的“同或”，等于这偶数个变量的“异或”之非。如：A⊙B=A⊙B⊙C⊙D=

奇数个变量的“同或”，等于这奇数个变量的“异或”。如：A⊙B⊙C=2.3正负逻辑

2.3.1正负逻辑在数字系统中，逻辑值是用逻辑电平表示的。若用逻辑高电平UOH表示逻辑“真”，用逻辑低电平UOL表示逻辑“假”，则称为正逻辑；反之，则称为负逻辑。本教材采用正逻辑。

当规定“真”记作“1”，“假”记作“0”时，正逻辑可描述为：若UOH代表“1”，UOL代表“0”，则为正逻辑；反之，则为负逻辑。

UOH和UOL统称为逻辑电平，其值因逻辑器件内部结构不同而异。

2.3.2逻辑运算的优先级别

逻辑运算的优先级别决定了逻辑运算的先后顺序。在求解逻辑函数时，应首先进行级别高的逻辑运算。各种逻辑运算的优先级别，由高到低的排序如下：长非号是指非号下有多个变量的非号。

分立元件门电路补充一点主要要求：

理解三极管的开关特性。

了解与门、或门、非门、与非门电路及其工作原理。

分立元件门电路三极管为什么能用作开关？

怎样控制它的开和关？当输入uI为低电平，使

uBE<Uth时，三极管截止。

iB0，iC0，C、E间相当于开关断开。

三极管关断的条件和等效电路IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS负载线临界饱和线

饱和区放大区一、三极管的开关特性

截止区uBE<UthBEC三极管截止状态等效电路uI=UILuBE+-Uth为门限电压(一)静态开关特性IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS临界饱和线

饱和区放大区

uI增大使

iB增大，从而工作点上移，iC增大，uCE减小。截止区uBE<UthBEC三极管截止状态等效电路

S为放大和饱和的交界点，这时的iB称临界饱和基极电流，用IB(sat)表示；相应地，IC(sat)为临界饱和集电极电流；UBE(sat)为饱和基极电压；

UCE(sat)为饱和集电极电压。对硅管，UBE(sat)0.7V，UCE(sat)0.3V。在临界饱和点三极管仍然具有放大作用。

uI增大使uBE>Uth时，三极管开始导通，iB>0，三极管工作于放大导通状态。一、三极管的开关特性

(一)静态开关特性IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS临界饱和线

饱和区放大区截止区uBE<UthBEC三极管截止状态等效电路uI=UIH三极管开通的条件和等效电路当输入

uI为高电平，使iB≥

IB(sat)时，三极管饱和。

uBE+-uBE

UCE(sat)0.3V0，C、E间相当于开关合上。

iB≥

IB(sat)BEUBE(sat)CUCE(sat)三极管饱和状态等效电路一、三极管的开关特性

(一)静态开关特性

iB愈大于IB(Sat)，

则饱和愈深。由于UCE(Sat)

0，因此饱和后iC基本上为恒值，

iC

IC(Sat)=开关工作的条件

截止条件

饱和条件uBE＜

UthiB＞

IB(Sat)

可靠截止条件为uBE≤0

[例]下图电路中=50,UBE(on)=0.7V,UIH=3.6V,UIL=0.3V,为使三极管开关工作,试选择

RB值。解：(1)根据开关工作条件确定

RB取值uI=UIL=0.3V时,三极管满足截止条件uI=UIH=3.6V时,为使三极管饱和,应满足

iB>IB(sat)因为iB=IHB-0.7VUR所以求得RB<29k，可取标称值27k。（一）二极管与门电路二、二极管门电路二极管与门电路

逻辑符号

与门真值表

001YBA输出输入111010000逻辑表达式Y=ABUIH=3VUIL=0V

（二）二极管或门电路二极管或门电路

逻辑符号

逻辑表达式Y=A+B或门真值表

101YBA输出输入111110000三、三极管非门电路非门真值表

YA输出输入0110非门电路

逻辑符号

逻辑表达式Y=A2.4集成逻辑门把若干个有源器件和无源器件及其连线，按照一定的功能要求，制做在同一块半导体基片上，这样的产品叫集成电路。若它完成的功能是逻辑功能或数字功能，则称为逻辑集成电路或数字集成电路。最简单的数字集成电路是集成逻辑门。集成逻辑门，按照其组成的有源器件的不同可分为两大类：一类是双极性晶体管逻辑门；另一类是单极性绝缘栅场效应管逻辑门，简称MOS门。

双极性晶体管逻辑门主要有TTL门(晶体管-晶体管逻辑门)、ECL门(射极耦合逻辑门)和I2L门(集成注入逻辑门)等。

单极性MOS门主要有PMOS门(P沟道增强型MOS管构成的逻辑门)、NMOS门(N沟道增强型MOS管构成的逻辑门)和CMOS门(利用PMOS管和NMOS管构成的互补电路构成的门电路，故又叫做互补MOS门

2.4.1TTL与非门典型的TTL与非门的电路图如图2-13(a)所示。图2–13典型的TTL与非门电路

(a)电路原理图；(b)多射极晶体管的等效电路(二)TTL与非门的工作原理0.3V3.6V3.6V

输入端有一个或数个为低电平时，输出高电平。输入低电平端对应的发射结导通，uB1=0.7V+0.3V=1VV1管其他发射结因反偏而截止。因为抗饱和三极管V1的集电结导通电压为0.4V，而V2、V5发射结导通电压为0.7V，因此要使V1集电结和V2、V5发射结导通，必须uB1≥1.8V。

这时V2、V5截止。1V(二)TTL与非门的工作原理0.3V3.6V3.6V

输入端有一个或数个为低电平时，输出高电平。输入低电平端对应的发射结导通，uB1=0.7V+0.3V=1VV1管其他发射结因反偏而截止。这时V2、V5截止。截止截止

uC2

VCC=5V，5VV3、V4导通。导通导通uO

=

5V

-

0.7

V

-

0.7

V

=

3.6

V。因此，输入有低电平时，输出为高电平。1V(二)TTL与非门的工作原理

输入均为高电平时，输出低电平。3.6V3.6V3.6V因此，V1发射结反偏而集电极正偏，处于倒置状态。1.8V倒置放大

VCC经

R1使

V1集电结和

V2、V5发射结导通，使uB1=1.8V。这时V2、V5饱和。饱和饱和1V使V3导通，而V4截止。截止导通

uO

=UCE5(sat)0.3VuC2=UCE2(sat)+uBE5=0.3V+0.7V=1V因此，输入均为高电平时，输出为低电平。综上所述,该电路实现了与非逻辑功能,即

TTL电路输入端悬空时相当于输入高电平。注意当输入端至少有一端接低电平(0.3V)时，输出为高电平(3.6V)；当输入端全部接高电平(3.6V)时，输出为低电平(0.3V)。由此可见，该电路的输出和输入之间满足“与非”逻辑关系

(3)输入端全部悬空。

TTL电路的某输入端悬空，可以等效地看作该端接入了逻辑高电平。实际电路中，悬空易引入干扰，故对不用的输入端一般不悬空，应作相应的处理。

(4)一个输入端通过电阻RE接地，其它输入端接高电平。

只要RE≤0.7kΩ，其端电压就相当于逻辑低电平。使与非门输出高电平，即与非门处于关门状态。只要RE≥2kΩ，其效果相当于在该端接入了高电平，与非门输出低电平，即与非门处于开门状态。图2–14一个输入端接电阻当与非门的某一输入端通过电阻RE接参考地(其它输入端接高电平)时，为使与非门可靠地工作在关门状态，RE所允许的最大阻值叫该与非门的关门电阻，记作ROFF。为使与非门可靠地工作在开门状态，RE所允许的最小阻值叫该与非门的开门电阻，记作RON。由上述分析可知，典型TTL与非门的ROFF=0.7kΩ，RON=2kΩ。在工程技术中，TTL与非门的ROFF和RON分别取值为0.5kΩ和2kΩ。综合上述，当TTL与非门的某一输入端通过电阻R接地时，若R≤0.5kΩ，则该端相当于输入逻辑低电平；若R≥2kΩ，则该端相当于输入逻辑高电平。

3.主要参数

(1)输出高电平UOH和输出低电平UOL。与非门至少一个输入端接低电平时的输出电压叫输出高电平，记作UOH。不同型号的TTL与非门，其内部结构有所不同，故其UOH也不一样。即使同一个与非门，其UOH也随负载的变化表现出不同的数值。但是只要在2.4~3.6V之间即认为合格。UOH的标准值是3V。与非门的所有输入端都接高电平时的输出电压叫输出低电平，记作UOL。其值只要在0~0.5V之间即认为合格。UOL的标准值是0.3V。

(2)开门电平UON和关门电平UOFF。

开门电平UON是保证与非门输出标准低电平时，允许输入的高电平的最小值。只有输入电平大于UON，与非门才进入开门状态，输出低电平。即UON是为使与非门进入开门状态所需要输入的最低电平。一般产品规定UON在1.4~1.8V之间。

关门电平UOFF是保证与非门输出标准高电平的90%(2.7V)时，允许输入的低电平的最大值。只有输入电平低于UOFF，与非门才进入关门状态，输出高电平。即UOFF是为使与非门进入关门状态所需要输入的最高电平。一般产品规定UOFF在0.8~1V之间。

(3)噪声容限UNH和UNL。当与非门的输入端全接高电平时，其输出应为低电平，但是若输入端窜入负向干扰电压，就会使实际输入电平低于UON，致使输出电压不能保证为低电平。在保证与非门输出低电平的前提条件下，允许叠加在输入高电平上的最大负向干扰电压叫高电平噪声容限(或叫高电平干扰容限)，记作UNH。其值一般为：UNH=UIH-UON=3-1.8=1.2V式中，UIH=3V是输入高电平的标准值。当与非门的输入端接有低电平时，其输出应为高电平。若输入端窜入正向干扰，以致使输入低电平叠加上该干扰电压后大于UOFF，则输出就不能保证是高电平。在保证与非门输出高电平的前提下，允许叠加在输入低电平上的最大正向干扰电压叫低电平噪声容限(或叫低电平干扰容限)，记作UNL。

其值一般为：UNL=UOFF-UIL=0.8-0.3=0.5V式中，UIL=0.3V是输入低电平的标准值。

(4)平均传输延迟时间tpd。平均传输延迟时间是衡量门电路运算速度的重要指标。当输入端接入输入信号后，需要经过一定的时间td，才能在输出端产生对应的输出信号。td就叫传输延迟时间。从输入端接入高电平开始，到输出端输出低电平为止，所经历的时间叫导通延迟时间，记作tpHL。从输入端接入低电平开始，到输出端输出高电平为止，所经历的时间叫截止延迟时间，记作tpLH。平均传输延迟时间tpd是tpHL和tpLH的平均值，即

(5)空载功耗。输出端不接负载时，门电路消耗的功率叫空载功耗。动态功耗是门电路的输出状态由UOH变为UOL(或相反)时，门电路消耗的功率。

静态功耗是门电路的输出状态不变时，门电路消耗的功率。静态功耗又分为截止功耗和导通功耗。

截止功耗POFF是门输出高电平时消耗的功率；导通功耗PON是门输出低电平时消耗的功率。导通功耗大于截止功耗。作为门电路的功耗指标通常是指空载导通功耗。TTL门的功耗范围为1~22mW。

(6)功耗延迟积M。门的平均延迟时间tpd和空载导通功耗PON的乘积叫功耗延迟积或功耗速度积，也叫品质因数，简称pd积。记作MM=PON·tpd若PON的单位是mW，tpd的单位是ns，则M的单位是pJ(微微焦耳)。M是全面衡量一个门电路品质的重要指标。M越小，其品质越高。

74系列TTL门的延迟时间及功耗如表2-5所示。表2–574系列TTL与非门的传输延迟时间tpd和功耗PON产品型号传输延迟时间tpd/ns功耗PON/mW

产品名称的意义74001010标准TTL74H00622高速TTL74L00331低功耗TTL74S00319肖特基TTL74LS009.52低功耗肖特基TTL74ALS003.51.3先进低功耗肖特基TTL74AS0038先进肖特基TTL

(7)输入短路电流IIS和输入漏电流IIH。

输入短路电流IIS是把与非门的一个输入端直接接地(其它输入端悬空)时，由该输入端流向参考地的电流，也叫低电平输入电流。IIS的典型值约为1.5mA。

输入漏电流IIH是把与非门的一个输入端接高电平(其它输入端悬空)时，流入该输入端的电流，也叫高电平输入电流。

(8)最大灌电流IOLmax和最大拉电流IOHmax。

IOLmax是在保证与非门输出标准低电平的前提下，允许流进输出端的最大电流，一般为十几毫安。

IOHmax是在保证与非门输出标准高电平并且不出现过功耗的前提下，允许流出输出端的最大电流，一般为几毫安。

(9)扇入系数NI。扇入系数是门电路的输入端数。一般NI≤5，最多不超过8。

(10)扇出系数NO。扇出系数NO是在保证门电路输出正确的逻辑电平和不出现过功耗的前提下，其输出端允许连接的同类门的输入端数。

NO由IOLmax/IIS和IOHmax/IIH中的较小者决定。一般NO≥8，NO越大，表明门的负载能力越强。

(11)最小负载电阻RLmin。

RLmin是为保证门电路输出正确的逻辑电平，在其输出端允许接入的最小电阻(或最小等效电阻)。为了输出正确的逻辑高电平，RL的阻值必须使如下的不等式成立：即亦即对于TTL标准系列，按上式求得的RLmin的阻值范围为150~200Ω，为留有余地，一般取RLmin=200Ω。在实际工作中，应根据给定的参数按上式进行计算。

(12)输入高电平UIH和输入低电平UIL。一般取UIH≥2V，UIL≤0.8V。作业：书P382(2)(4),7(a)(b)2.4.2OC门和三态门

一般的TTL门电路，不能把两个或两个以上的TTL门电路的输出端直接并接在一起。

OC门和三态门是允许输出端直接并接在一起的两种TTL门。

1.OC门(集电极开路门)OC门的典型电路及逻辑符号如图2-18所示。图2–18OC门电路(a)电路；(b)常用符号；(c)国标符号

(1)电路结构及功能分析。

OC门的电路特点是其输出管的集电极开路。使用时，必须外接“上拉电阻RC”和+UCC相连。多个OC门输出端相连时，可以共用一个上拉电阻RC，如图2-19所示。图2–19多个OC门并联(a)线与逻辑电路；(b)等效逻辑图

OC门外接上拉电阻RC后，就是一个与非门。

F与F1、F2之间是“与”逻辑关系，即

F=F1·F2

由于这种“与”逻辑是两个OC门的输出线直接相连实现的，故称作“线与”。图2-19实现的逻辑表达式为：

F=F1·F2=AB·CD

除了TTL与非门可以做成OC门外，其它TTL门也可做成OC门，并且也能实现“线与”或“线或”。

(2)RC的计算。

RC的选取原则是保证OC门输出的高电平不低于UOHmin；输出的低电平不大于UOLmax。

在OC门的实际应用中，经常需要多个OC门并联后为多个负载门提供输入信号。图2-20(a)、(b)是n个OC门并联后为负载门的m个输入端提供输入信号的两种情况。图2–20外接上拉电阻的计算

上拉电阻RC的取值范围是：

RCmin≤RC≤RCmax式中，IOLmax是一个OC门允许的最大灌电流。

(3)OC门的应用。①实现多路信号在总线(母线)上的分时传输，如图2-21所示。图2–21OC门实现总线传输②实现电平转换——抬高输出高电平。

③驱动非逻辑性负载。图2-22OC门驱动非逻辑性负载图2-22(a)是用来驱动发光二极管(LED)的。当OC门输出UOL时，LED导通发光；当OC门输出UOH时，LED截止熄灭。图2-22(b)是用来驱动干簧继电器的。图2-22(c)是用来驱动脉冲变压器的。图2-22(d)是用来驱动电容负载的，构成锯齿波发生器。④用来实现“与或非”运算。利用反演律可把图2-19的输出函数变换为：F=AB·CD=AB+CD

用OC门实现“与或非”运算，要比用其它门的成本低。OC门的外接电阻的大小会影响系统的开关速度，其值越大，工作速度越低。由于它只能在RCmin和RCmax之间取值，开关速度受到限制，故OC门只适用于开关速度不高的场合。

2.三态门(TS门或TSL门)

一种三态与非门的电路及逻辑符号如图2-23所示。图2–23三态TTL与非门符号(a)常用符号；(b)国外流行符号；(c)国标符号

(1)功能分析。在图2-23(a)中，G端为控制端，也叫选通端或使能端。A端与B端为信号输入端，F端为输出端。当G=0(即G端输入低电平)时，三态门和普通与非门一样，完成“与非”功能，即F=A·B。这是三态门的工作状态，也叫选通状态。当G=1(即G端输入高电平)时，这时三态门相对负载而言呈现高阻抗，故称这种状态为高阻态或悬浮状态，也叫禁止状态。该三态门的真值表如表2-7所示。GABF1XX000001010011高阻1110表2-7三态门的真值表

(2)分类。三态门可以按如下的方式分类：①按逻辑功能分为四类，即三态与非门、三态缓冲门、三态非门(三态倒相门)、三态与门。其逻辑符号如图2-24所示。②按控制模式分为两类，即低电平有效的三态门和高电平有效的三态门。低电平有效的三态门是指当G=0时，三态门工作；当G=1时，三态门禁止。其逻辑符号如图2-24(a)所示。这类三态门也叫做低电平选通的三态门。高电平有效的三态门是指当G=1时，三态门工作；当G=0时，三态门禁止。其逻辑符号如图2-24(b)所示。这类三态门也叫做高电平选通的三态门。

图2–24各种三态门的逻辑符号③按其内部的有源器件分为两类，即三态TTL门和三态MOS门。(3)用途。三态门主要用来实现多路数在总线上的分时传送，如图2-25(a)所示。为实现这一功能，必须保证在任何时刻只有一个三态门被选通，即只有一个门向总线传送数据；否则，会造成总线上的数据混乱，并且损坏导通状态的输出管。传送到总线上的数据可以同时被多个负载门接收，也可在控制信号作用下，让指定的负载门接收。图2–25三态门的应用(a)三态门用于总线传输；(b)三态门实现双向传送

利用三态门可以实现信号的可控双向传送，如图2-25(b)所示。当G=0时，门1选通，门2禁止，信号由A传送到B；当G=1时，门1禁止，门2选通，信号由B传送到A。

3.三态门和OC门的性能比较

(1)三态门的开关速度比OC门快。

(2)允许接到总线上的三态门的个数，原则上不受限制，但允许接到总线上的OC门的个数受到上拉电阻RC的取值条件的限制。

(3)OC门可以实现“线与”逻辑，而三态门则不能。

TTL产品中除与非门外，还有或非门、与或非门、与门、或门、异或门等。

2.4.3MOS集成逻辑门

MOS逻辑门是用绝缘栅场效应管制作的逻辑门。MOS逻辑电路有PMOS、NMOS和CMOS三种类型。

PMOS逻辑电路是用P沟道MOS管制作的。

NMOS逻辑电路是用N沟道MOS管制作的。

CMOS逻辑电路是用P沟道和N沟道两种MOS管构成的互补电路制作的。和PMOS、NMOS电路相比，CMOS电路的工作速度高，功耗小，并且可用正电源，便于和TTL电路连接。

MOS门的各项指标的定义和TTL门的相同，只是数值有所差异。对于NMOS和CMOS门，若电源电压为UDD时，UOH≈UDD，UOL≈0;UIH≈UDD，UIL≈0。

由于UDD的取值在3~20V之间，故输入电平摆幅和输出电平摆幅都很大，所以抗干扰能力强。若把CMOS改用双电源(±UDD或+UDD和-USS)供电，则高低电平的摆幅更大，噪声容限更大。

1.CMOS反相门(CMOS非门)CMOS反相器的电路图如图2-26所示。图2–26CMOS门反相器电路

当UI=UIL=0V时，UO=UOH≈UDD，即输出高电平。当UI=UIH=UDD时，UO=UOL≈0，即输出低电平。可见该电路实现了“非逻辑”功能。

2.CMOS与非门图2-27CMOS与非门电路

F和A、B之间是“与非逻辑”关系。即F=A·B

3.CMOS或非门

图2-28CMOS或非门电路该电路的F和A、B之间是“或非”逻辑关系，即F=A+B利用与非门、或非门、非门，可以构成与门、或门、与或非门、异或门、异或非门(同或门)等。

4.CMOS传输门

CMOS传输门它由一个NMOS管V1和一个PMOS管V2并联而成。V1和V2的源极和漏极分别相接作为传输门的输入端和输出端。两管的栅极是一对互补控制端，C端叫高电平控制端，C端叫低电平控制端。两管的衬底均不和源极相接，NMOS管的衬底接地，PMOS管的衬底接正电源UDD。图2–29CMOS传输门

(a)电路；(b)符号当C=UDD,C=0V时，输入端与输出端之间形成导电通路，相当于开关接通。当C=0，C=UDD时，输入端与输出端之间呈现高阻抗状态，相当于开关断开。由于MOS管的结构对称，其漏极和源极可以互换，因而TG的输入端和输出端可以互换使用，即TG是双向器件。把一个传输门TG和一个非门按图2-30(a)连接起来，即可构成模拟开关，其符号如图2-30(b)所示。当C=1时，开关接通；当C=0时，开关断开。该模拟开关也是双向器件。图2–30CMOS模拟开关(a)电路；(b)符号6.CMOS逻辑电路的特点(与TTL门比较)(1)工作速度比TTL稍低。(2)输入阻抗高，可达108Ω。(3)扇出系数NO大。(4)静态功耗小。(5)集成度高。(6)电源电压允许范围大，约为3~20V。(7)输出高低电平摆幅大。

(8)抗干扰能力强。

(9)温度稳定性好。

(10)抗辐射能力强。

(11)电路结构简单(CMOS与非门只有四个管子构成，而TTL与非门共有五个管子和五个电阻)，工艺容易(做一个MOS管要比做一个电阻更容易，而且占芯片面积小)，故成本低。

(12)输入高、低电平UIH和UIL均受电源电压UDD的限制。

(13)拉电流IOL<5mA，要比TTL门的IOL(可达20mA)小得多。

2.4.4集成逻辑门使用中的实际问题

1.多余输入端的处理

(1)TTL门。

TTL门的输入端悬空，相当于输入高电平。但是，为防止引入干扰，通常不允许其输入端悬空。对于与门和与非门的多余输入端，可以使其输入高电平。具体措施是将其(1)通过电阻R(约几千欧)接+UCC，(2)或者通过大于2kΩ的电阻接地。(3)在前级门的扇出系数有富余的情况下，也可以和有用输入端并联连接。对于或门及或非门的多余输入端，可以使其输入低电平。具体措施是(1)通过小于500Ω的电阻接地(2)或直接接地。(3)在前级门的扇出系数有富余时，也可以和有用输入端并联连接。对于与或非门，若某个与门多余，则其输入端应全部输入低电平(接地或通过小于500Ω的电阻接地)，或者与另外同一个门的有用端并联连接(但不可超出前级门的扇出能力)。若与门的部分输入端多余，处理方法和单个与门方法一样。