计算机组成原理-第五章课件

计算机组成原理第5章中央处理器

5.1CPU的组成和功能 5.8流水CPU5.2

指令周期 5.9RISCCPU5.3时序产生器和控制方式 5.10多媒体CPU5.4微程序控制器 5.11CPU性能评价5.5微程序设计技术5.6硬布线控制器5.7传统CPU5.1CPU的功能和组成

当代主流计算机所遵循的仍然是冯.诺依曼的“存储程序、程序控制”思想

程序告诉计算机：应该逐步执行什么操作；在什么地方找到用来操作的数据，结果存到何处等

中央处理器是控制计算机自动完成取出指令和执行指令任务的部件。它是计算机的核心部件，通常简称为CPU（CentralProcessingUnit）一、CPU的功能

★指令控制

保证机器按程序规定的顺序取出执行★操作控制

CPU产生每条指令所对应的操作信号，并把各种操作信号送往相应的部件，从而控制这些部件按指令的要求进行动作★时间控制

对各种操作的实施时间进行定时★数据加工

对数据进行算术运算和逻辑运算处理5.1CPU的功能和组成

PCIRACCU时钟ALU

MDR

MAR………控制信号标志控制信号C0C1C2C3C4取指周期ADD@X

MDRPC

MARIRCUPCIRACCU时钟ALU

MDR

MAR………控制信号标志控制信号C1C2C3ADD@X间址周期

MAR

MDRIRPCC0PCIRACCU时钟ALU

MDR

MAR………控制信号标志控制信号C1C2C5ADD@X执行周期C7C6C8

MARACALU

MDR

MDR…控制信号ACSDOUT地址有效地址失效片选失效数据有效数据稳定高阻静态RAM读时序tAtCOtOHAtOTDtRC片选有效二、CPU的基本组成

控制器:完成对整个计算机系统操作的协调与指挥。

(1)控制机器从内存中取出一条指令，并指出下一条指令在内存中的位置；(2)对指令进行译码，并产生相应的操作控制信号，送往相应的部件，启动规定的动作；(3)指挥并控制CPU、内存与输入/输出（I/O）设备之间数据流动的方向。5.1CPU的功能和组成

二、CPU的基本组成5.1CPU的功能和组成

控制器:完成对整个计算机系统操作的协调与指挥。取指令分析指令执行指令，发出各种操作命令控制程序输入及结果的输出总线管理处理异常情况和特殊请求运算器：数据加工处理部件，所进行的全部操作由控制器发出的控制信号指挥

(1)执行所有的算术运算；(2)执行所有的逻辑运算，并进行逻辑测试二、CPU的基本组成5.1CPU的功能和组成

算术逻辑单元状态条件寄存器程序计数器PC地址寄存器AR地址总线ABUS数据总线DBUS累加器AC存储器I/OCPUALU指令寄存器IR指令译码器操作控制器时序产生器时钟状态反馈取指控制执行控制ccccc缓冲寄存器DRCPU的基本模型

即指令地址寄存器。存放当前正在执行的指令地址或下一条指令地址。指令地址形成:(PC)+1->PC。或:转移指令修改其内容用以存放当前正在执行的指令对指令寄存器中的操作码进行分析解释，产生相应的控制信号。脉冲源产生一定频率的脉冲信号作为整个机器的时钟脉冲，是机器周期和工作脉冲的基准信号。根据当前正在执行的指令的需要，产生相应的时序控制信号三、CPU中的主要寄存器

数据缓冲寄存器（DR）暂时存放由内存读出或写入的指令或数据字指令寄存器（IR）保存当前正在执行的一条指令程序计数器（PC）确定下一条指令的地址地址寄存器（AR）保存当前CPU所访问的内存单元的地址累加寄存器（AC）最常使用的一个通用寄存器状态条件寄存器（PSW）保存由算术和逻辑指令的结果建立的各种条件码5.1CPU的功能和组成

四、操作控制器与时序产生器

操作控制器在各寄存器之间建立数据通路（传送信息的通路）

功能:

就是根据指令操作码和时序信号，产生各种操作控制信号，以便正确地建立数据通路，从而完成取指令和执行指令的控制硬布线控制器微程序控制器时序产生器产生并发出计算机所需要的时序控制信号5.1CPU的功能和组成

5.2

指令周期—读取指令指令地址送入主存地址寄存器读主存，读出内容送入指定的寄存器—分析指令—按指令规定内容执行指令不同指令的操作步骤数和具体操作内容差异很大—检查有无中断请求若无，则转入下一条指令的执行过程形成下一条指令地址指令的执行过程取指令执行指令一、指令周期的基本概念

指令周期

:

CPU从内存取出一条指令并执行完这条指令的时间总和CPU周期

:

又称机器周期（总线周期），CPU访问内存所花的时间较长，因此用CPU从内存读取一条指令字的所需的最短时间来定义时钟周期

:

通常称为节拍脉冲或T周期。一个CPU周期包含若干个时钟周期T

相互关系：

1个指令周期=若干个CPU周期

1个CPU周期=若干T周期

取指时间＋执行指令时间指令周期·CPU周期·时钟周期020

CLA ；累加器清0021

ADD30 ；（AC）+（30）→AC

022

STA40 ；（AC）→(40)023

NOP ；空操作

024

JMP21 ；21→PC…030000006 ;数据…040存和数 ;数据5条典型指令构成的简单程序二、指令的执行过程

一个CPU周期一个CPU周期取指令阶段执行指令阶段开始取指令PC+1对指令译码执行指令取下条指令PC+11、CLA指令的指令周期取出CLA指令算术逻辑单元状态条件寄存器程序计数器PC地址寄存器AR地址总线ABUS数据总线DBUS累加器AC缓冲寄存器DRCPUALU指令寄存器IR指令译码器操作控制器时序产生器时钟状态反馈取指控制执行控制cccc+10000202021222324303140CLAADD30STA40NOPJMP21000006000020CLACLA000021算术逻辑单元状态条件寄存器程序计数器PC地址寄存器AR地址总线ABUS数据总线DBUS累加器AC缓冲寄存器DRCPUALU指令寄存器IR指令译码器操作控制器时序产生器时钟状态反馈取指控制执行控制cccc+12021222324303140CLAADD30STA40NOPJMP21000006000020CLACLA000021000000执行CLA指令2、ADD指令的指令周期

一个CPU周期一个CPU周期取指令阶段执行指令阶段开始取指令PC+1对指令译码送操作数地址取下条指令PC+1取出操作数执行加操作一个CPU周期算术逻辑单元状态条件寄存器程序计数器PC地址寄存器AR地址总线ABUS数据总线DBUS累加器AC缓冲寄存器DRCPUALU指令寄存器IR指令译码器操作控制器时序产生器时钟状态反馈取指控制执行控制cccc+12021222324303140CLAADD30STA40NOPJMP21000006000021ADDADD300000210000220000300000060+6=6000006取出并执行ADD指令3、STA指令的指令周期

算术逻辑单元状态条件寄存器程序计数器PC地址寄存器AR地址总线ABUS数据总线DBUS累加器AC缓冲寄存器DRCPUALU指令寄存器IR指令译码器操作控制器时序产生器时钟状态反馈取指控制执行控制cccc+120212223243040CLAADD30STA40NOPJMP21000006000022STASTA40000022000023000040000006000006000006取出并执行STA指令4、NOP指令和JMP指令的指令周期算术逻辑单元状态条件寄存器程序计数器PC地址寄存器AR地址总线ABUS数据总线DBUS累加器AC缓冲寄存器DRALU指令寄存器IR指令译码器操作控制器时序产生器时钟状态反馈取指控制执行控制cccc+120212223243040CLAADD30STA40NOPJMP21000006000024JMP21JMP21000024000021000006000006000025000021取出并执行JMP指令公操作：一条指令执行完毕。公操作例：如图所示为双总线结构机器的数据通路图IRPCARMDRR0R1R2R3XYALUGA总线B总线IRiIRoPCiPCoARiR/WDRiDRoR0iR0oR3iR3oXiYi＋－GADDR2,R0；（R0）＋（R2)R0要求：（1）画出指令周期流程图，设该指令的地址已放入PC中。（2）列出相应的微操作控制信号序列。ADDR2,R0；（R0）＋（R2)R0PCARMDRDRIRR2YR0XX＋YR0IRPCARMDRR0R1R2R3XYALUGA总线B总线IRiIRoPCiPCoARiR/WDRiDRoR0iR0oR3iR3oXiYi＋－GPCARMDRDRIRR2YR0XX＋YR0IRPCARMDRR0R1R2R3XYALUGA总线B总线IRiIRoPCiPCoARiR/WDRiDRoR0iR0oR3iR3oXiYi＋－GPCARMDRDRIRR2YR0XX＋YR0IRPCARMDRR0R1R2R3XYALUGA总线B总线IRiIRoPCiPCoARiR/WDRiDRoR0iR0oR3iR3oXiYi＋－GIRPCARMDRR0R1R2R3XYALUGA总线B总线IRiIRoPCiPCoARiR/WDRiDRoR0iR0oR3iR3oXiYi＋－GPCARMDRDRIRR2YR0XX＋YR0IRPCARMDRR0R1R2R3XYALUGA总线B总线IRiIRoPCiPCoARiR/WDRiDRoR0iR0oR3iR3oXiYi＋－GIRPCARMDRR0R1R2R3XYALUGA总线B总线IRiIRoPCiPCoARiR/WDRiDRoR0iR0oR3iR3oXiYi＋－GPCARMDRDRIRR2YR0XX＋YR0IRPCARMDRR0R1R2R3XYALUGA总线B总线IRiIRoPCiPCoARiR/WDRiDRoR0iR0oR3iR3oXiYi＋－GIRPCARMDRR0R1R2R3XYALUGA总线B总线IRiIRoPCiPCoARiR/WDRiDRoR0iR0oR3iR3oXiYi＋－GPCARMDRDRIRR2YR0XX＋YR0IRPCARMDRR0R1R2R3XYALUGA总线B总线IRiIRoPCiPCoARiR/WDRiDRoR0iR0oR3iR3oXiYi＋－GIRPCARMDRR0R1R2R3XYALUGA总线B总线IRiIRoPCiPCoARiR/WDRiDRoR0iR0oR3iR3oXiYi＋－GPCARMDRDRIRR2YR0XX＋YR0IRPCARMDRR0R1R2R3XYALUGA总线B总线IRiIRoPCiPCoARiR/WDRiDRoR0iR0oR3iR3oXiYi＋－GIRPCARMDRR0R1R2R3XYALUGA总线B总线IRiIRoPCiPCoARiR/WDRiDRoR0iR0oR3iR3oXiYi＋－GPCARMDRDRIRR2YR0XX＋YR05、工作原理例：CPU结构如图所示，其中包括一个累加寄存器AC、一个状态寄存器和其他四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。

①标明图中四个寄存器的名称。②简述取指令的数据通路。③简述完成指令LDAX的数据通路(X为内存地址，LDA功能为(X)(AC))。④简述完成指令ADDY的数据通路(Y为内存地址，ADD功能为(AC)＋(Y)(AC))。⑤简述完成指令STAZ的数据通路(Z为内存地址，STA功能为(AC)(Z))。MDRMARPCIRMDRMARPCIR5.3

时序产生器和控制方式

用二进制码表示的指令和数据都放在内存里，那么CPU是怎样识别出它们是数据还是指令呢?

从时间上来说:取指令事件发生在指令周期的第一个CPU周期中，即发生在“取指令”阶段，而取数据事件发生在指令周期的后面几个CPU周期中，即发生在“执行指令”阶段。

从空间上来说:如果取出的代码是指令，那么一定经DR送往指令寄存器IR，如果取出的代码是数据，那么一定送往运算器。时间控制对计算机来说是非常重要的！一、时序信号的作用和体制

计算机的协调动作需要时间标志，而且需要采用多级时序体制。而时间标志则用时序信号来体现。

硬布线控制器中，时序信号往往采用主状态周期-节拍电位-节拍脉冲三级体制。主状态周期（指令周期）：包含若干个节拍周期，可以用一个触发器的状态持续时间来表示节拍电位（机器周期）：表示一个CPU周期的时间，包含若干个节拍脉冲节拍脉冲（时钟周期）：表示较小的时间单位

微程序控制器中，时序信号则一般采用节拍电位-节拍脉冲二级体制。节拍脉冲节拍电位1主状态周期节拍电位2主状态周期-节拍电位-节拍脉冲数据准备好后，以电位的方式送触发器控制信号来到后，用一个脉冲信号把数据装入触发器数据：电位控制信号：脉冲节拍电位-节拍脉冲

IORQMREQRDWET1T2T3T4

IORQ°MREQ°RD°WE°T1°T2°T3°T4°MERQ’IORQ’RD’WR’Φ提供频率稳定且电平匹配的方波时钟脉冲信号由石英晶体振荡器组成产生一组有序的间隔相等或不等的脉冲序列启动停机二、时序信号产生器

启停控制逻辑节拍脉冲和读写时序译码逻辑环形脉冲发生器时钟脉冲源三、控制方式控制不同操作序列时序信号的方法1.同步控制方式已定的指令在执行时所需的CPU周期（机器周期）数和时钟周期数都固定不变。例如采用完全统一的机器周期执行各种不同的指令2.异步控制方式

控制器发出某一操作控制信号后，等待执行部件完成操作后发“回答”信号，再开始新的操作3.联合控制方式同步控制和异步控制相结合的方式CPU周期取指周期CPU周期取源数CPU周期取目标数CPU周期执行周期P0P1P2W0W1完全同步控制方式W0W1…Wi第N条指令结束应答W0W1…Wj第N+1条指令结束应答启动下一条W0W1…Wk第N+2条指令结束应答异步控制方式启动下一条i、j、k不一定相等一般采用两条定时控制线：“请求”线和“回答”线演示控制器的功能就是按每条指令的要求产生所需的控制信号。因此在设计控制器时要求系统设计师提供一个完整的无二义性的指令系统说明书。产生控制信号一般有微程序控制和硬布线控制两种方法。5.4微程序控制器的基本工作原理PCIRACCU时钟ALU

MDR

MAR………控制信号标志控制信号C0C1C2C3C4取指周期以ADD@X为例

MDRPC

MARIRCU1.不采用CPU内部总线的方式5.4微程序控制器的基本工作原理一、控制信号举例一、控制信号举例1.不采用CPU内部总线的方式PCIRACCU时钟ALU

MDR

MAR………控制信号标志控制信号C1C2C3C5ADD@X间址周期

MDR

MAR

MDRIRPCIRACCU时钟ALU

MDR

MAR………控制信号标志控制信号一、控制信号举例1.不采用CPU内部总线的方式C1C2C5ADD@X执行周期C7C6C8

MARACALU

MDR

MDR…控制信号MDRMDRCU(1)ADD@X取指周期

PC

CU

发读命令

1R

MDROP（IR）（PC）+1PCIRPCMARAC

YALUZ…控制信号IRiIRiPCOPCOMARiMARiMDROMDRO…数据线数据线控制信号CPU内部总线时钟2.采用CPU内部总线方式地址线地址线MARMDRIRCUIRPCPCMDRMARCUIR(2)ADD@X间址周期

MDR

1R

MDR有效地址Ad（IR）MDROMDRO数据线数据线时钟CUIRPCMARMDRACYALUZ…控制信号…控制信号CPU内部总线MDRIRMARi

MARi地址线地址线MARIRiIRiMARMDRIRMDRMDRMDROMDROMDROMDROMDRO形式地址MAR

时钟CUIRPCMARMDRACYALUZ…控制信号CPU内部总线MDROMDRO(3)ADD@X执行周期

1R

MDR

Z

AC（AC）+（Y）

MDR控制信号…MARMDR地址线地址线数据线数据线MARMDRYMDRMDRMDROMDROMDROMDROMDROMDROMDROYiYi

YALUACACOACOALUiALUiALUALUACZZZZOZOACiACiACACACACMARi

MARiALUAC一、控制信号举例例：一条加法指令的执行过程。rs，rd，rs1为通用寄存器地址；imm(或disp)为立即数(或位移量)。加法指令功能：(rs)+[(rs1)+disp]->rd取指令计算地址取数运算送结果划分机器周期的原则:总线不冲突。一、控制信号举例指令格式:(1)取指微指令

①指令地址送地址总线：PC→AB(1)②发访存控制命令，ADS(21)，M／IO=1(22)，

W／R=0(23)。从存储器取指令送数据总线。③指令送指令寄存器：DB→IR(5)④程序计数器+1：PC十1(3)取指令计算地址取数运算送结果取指令:PC→ABW／R=0，M／IO=1；DB→IR；PC+1(2)计算地址微指令

①取两个源操作数(计算地址用)：

rsl→GR(8)，(rsl)→ALU(10)，disp→ALU(4)。②加法运算：“+”(13)。③有效地址送地址寄存器：ALU→AR(19)。取指令计算地址取数运算送结果计算地址rsl→GR，(rsl)→ALU，disp→ALU；“+”；ALU→AR

(3)取数微指令①数据地址送地址总线：AR→AB(20)。②发访存控制命令：ADS(21)，M／IO(22)，W／R(23)。由存储器将数据送数据总线DB。

③数据送数据寄存器：DB→DR(6)取指令计算地址取数运算送结果取数:AR→ABW／R=0M／IO=1DB→DR(4)加法运算和送结果微指令

①两源操作数送ALU：rs→GR(9)，(rs)→ALU(11)；DR→ALU(12)。②加法运算：“+”(13)

③送结果：ALU→GR(17)取指令计算地址取数运算送结果运算送结果:

rs→GR(rs)→ALUDR→ALU“+”ALU→GR置N，Z，V，C5.4微程序控制器的基本工作原理微程序控制的基本思想就是把操作控制信号编成谓的“微指令”，存放到一个只读存储器里（控制存储器CM）。当机器运行时，一条又一条地读出这些微指令，从而产生全机所需要的各种操作控制信号，是相应部件执行所规定的操作。二、微程序控制的基本概念处理器内部可以分为：控制部件和执行部件微命令：控制部件向执行部件发出的控制命令微操作：执行部件接受微命令后所进行的操作 （微操作在执行部件中是最基本的操作）微指令：实现一定操作功能的一组微命令微程序：实现一条机器指令功能的微指令序列指令系统＝所有指令，指令＝微程序微程序＝若干微指令，微指令＝一组微命令微命令→微操作二、微程序控制的基本概念微操作相容性相斥性在同时或同一个CPU周期内可以并行执行的微操作不能在同时或不能在同一个CPU周期内并行执行的微操作R1R2R3ALU123468975DRXYCy+-M4、6、8相斥性5、7、9相斥性1、2、3相容性4、6、8和5、7、9的任意两个微操作为相容性微指令1234567891011121314151617181920212223操作控制顺序控制LDR1’LDR2’LDR3’R1XR1YR2XR2YDRXR3Y＋M－RD’LDDR’LDIR’LDAR’LDIR’LDAR’PC+1P1P2直接地址机器指令与微指令程序机器指令1机器指令2机器指令i机器指令n……..………微指令2微指令1微指令i微指令n……..……..微程序程序计数器PC地址寄存器AR缓冲寄存器DR指令寄存器IR微地址寄存器μAR微指令寄存器μIR主存储器控制存储器CM微命令地址译码器地址译码机器指令级微指令级

微地址

形成部件顺序逻辑CMAR地址译码控制存储器标志CLK下地址CMDR至CPU内部和系统总线的控制信号OPIR操作控制顺序控制微指令基本格式三、微程序控制器的基本原理1．控制信号2.控制信号的产生

微指令最简单的组成形式：

将每个控制信号用一个控制位来表示，当该位为“1”时，定义为有控制信号，当该位为“0”时，没有控制信号。控制存储器容量为4K字，则每条微指令还需要12位来表示下址。控制存储器的容量取决于实现指令系统所需的微程序长度。下地址……控制信号操作控制下图为加法指令的四条微指令编码，每一小格表示一位(二进制)，空格表示0，第24位到第35位为下址。假设四条微指令的地址如下：取指微指令：1000Q 计算有效地址微指令：1001Q取数微指令：1002Q 计算并存数微指令：1003Q(1)取指微指令

①指令地址送地址总线：PC→AB(1)②发访存控制命令，ADS(21)，M／IO=1(22)，

W／R=0(23)。从存储器取指令送数据总线。③指令送指令寄存器：DB→IR(5)④程序计数器+1：PC十1(3)(2)计算地址微指令

①取两个源操作数(计算地址用)：

rsl→GR(8)，(rsl)→ALU(10)，disp→ALU(4)。②加法运算：“+”(13)。③有效地址送地址寄存器：ALU→AR(19)。

(3)取数微指令①数据地址送地址总线：AR→AB(20)。②发访存控制命令：ADS(21)，M／IO(22)，W／R(23)。由存储器将数据送数据总线DB。

③数据送数据寄存器：DB→DR(6)(4)加法运算和送结果微指令

①两源操作数送ALU：rs→GR(9)，(rs)→ALU(11)；DR→ALU(12)。②加法运算：“+”(13)

③送结果：ALU→GR(17)3.微程序的流程图表示方框：表示微指令右下角的数字：表示下址上方的数字：微指令的地址

微地址

形成部件顺序逻辑CMAR地址译码控制存储器标志CLK下地址CMDR至CPU内部和系统总线的控制信号OPIR操作控制顺序控制微指令基本格式4、微程序控制器的基本框图5、工作原理控存M+1MM+2P+1QQ+2PP+2Q+1…取指周期

微程序对应LDA操作的微程序对应ADD操作的微程序Q+1Q+2MM+1M+2P+1P+2M………对应STA操作的微程序K+1K+2MKK+2K+1LDAXADDYSTAZ主存用户程序(1)取指阶段MCMARCM(CMAR)CMDR由CMDR发命令形成下条微指令地址Ad(CMDR)CMARCM(CMAR)CMDR由CMDR发命令Ad(CMDR)CMARCM(CMAR)CMDR由CMDR发命令M+1M+2PCMAR1RM(MAR)MDR(PC)+1PCMDRIR0010000M+2…100001M+1M…010010M+2M+1…形成下条微指令地址执行取指微程序5、工作原理(2)执行阶段CM(CMAR)CMDR由CMDR发命令Ad(CMDR)CMARCM(CMAR)CMDR由CMDR发命令Ad(CMDR)CMARCM(CMAR)CMDR由CMDR发命令OP(IR)微地址形成部件CMAR(PCMAR)Ad(CMDR)CMARAd(IR)MAR1RM(MAR)MDRMDRAC00000010P+2…M执行LDA微程序形成下条微指令地址P+1形成下条微指令地址P+2形成下条微指令地址M(MCMAR)01000P+2P+1…0001001P+1P…(3)取指阶段CM(CMAR)CMDR由CMDR发命令MCMARPCMAR1R100001M+1M全部微指令存在CM中，程序执行过程中只需读出关键微指令的操作控制字段如何形成微操作命令微指令的后继地址如何形成执行取指微程序……5.4微程序控制器的基本工作原理四、机器周期与微指令周期的关系微指令周期＝机器周期T1T2T3T4T1T2T3T4机器周期机器周期执行微指令微指令周期读微指令三、微程序控制器的基本原理5.4微程序控制器的基本工作原理6、微程序举例例：十进制加法PCARABUSDBUSDRIR,PC+1R1+R2R2P2R2+R3R2R2-R3R2P1Cy=10000000010101001000000010000R1R2R3ALU123468975DRXYCy+-M1234567891011121314151617181920212223操作控制顺序控制LDR1’LDR2’LDR3’R1XR1YR2XR2YDRXR3Y＋M－RD’LDDR’LDIR’LDAR’LDIR’LDAR’PC+1P1P2直接地址6、微程序举例操作码的判别测试Cy的判别测试PCARABUSDBUSDRIR,PC+1R1+R2R2P2R2+R3R2R2-R3R2P1Cy=10000000010101001000000010000000000000000111111000001234567891011121314151617181920212223LDR1’LDR2’LDR3’R1XR1YR2XR2YDRXR3Y＋M－RD’LDDR’LDIR’LDAR’LDIR’LDAR’PC+1P1P2直接地址6、微程序举例PCARABUSDBUSDRIR,PC+1R1+R2R2P2R2+R3R2R2-R3R2P1Cy=10000000010101001000000010000010100100100000000010011234567891011121314151617181920212223LDR1’LDR2’LDR3’R1XR1YR2XR2YDRXR3Y＋M－RD’LDDR’LDIR’LDAR’LDIR’LDAR’PC+1P1P2直接地址6、微程序举例PCARABUSDBUSDRIR,PC+1R1+R2R2P2R2+R3R2R2-R3R2P1Cy=10000000010101001000000010000010001001100000000100001234567891011121314151617181920212223LDR1’LDR2’LDR3’R1XR1YR2XR2YDRXR3Y＋M－RD’LDDR’LDIR’LDAR’LDIR’LDAR’PC+1P1P2直接地址6、微程序举例PCARABUSDBUSDRIR,PC+1R1+R2R2P2R2+R3R2R2-R3R2P1Cy=1000000001010100100000001000001000100100100000000000在实际进行微程序设计时，要考虑下面三个问题：(1)如何缩短微指令字长；(2)如何减少微程序长度；(3)如何提高微程序的执行速度。5.5微程序设计技术

1．直接控制法(不译码法)操作控制字段中的每一位代表一个微命令。“1”－有效，“0”－无效。

5.5微程序设计技术一、微指令的编码方式——控制方式优点：简单直观，输出直接用于控制缺点：微指令字较长，因而使控制存储器容量较大。速度最快下地址……控制信号操作控制

微周期：是一条微指令所需的执行时间。如果有若干个(一组)微命令，在每次选择使用它们的微周期内，只有一个微命令起作用，那么这若干个微命令是互斥的。选择互斥的微命令入同组分组编码，用微命令译码器译码控制。2．字段直接编译法（使用较普遍）将微指令的控制字段分成若干“段”，每段经译码后发出控制信号。每个字段中的命令是互斥的！！译码…译码…译码…下地址操作控制控制信号缩短了微指令字长，增加了译码时间微程序执行速度较慢一、微指令的编码方式——控制方式

例：字段长度为3位时，最多只能表示7个互斥的微命令，通常代码000表示不发微命令。字段长度n与所能表示的微命令数m的关系：m=2n-1优点：缩短了微指令长度。代价：在微指令寄存器的输出端，为该字段增加一个译码器，该译码器的输出即为原来的微命令。2．字段直接编译法（使用较普遍）一、微指令的编码方式——控制方式例：已知微程序流程图如图所示。其中每一个框代表一条微指令，a、b、c、d、e、f、g、h、i、j代表10个微命令。为a、b、c、d、e、f、g、h、i、j1O个微命令设计格式并安排编码。3、字段间接编译法

如果在字段直接编译法中，还规定一个字段的某些微命令，要兼由另一字段中的某些微命令来解释，称为字段间接编译法。优点：进一步减少了指令长度。缺点：削弱微指令的并行控制能力。A受B控制，B发b1微命令时，字段A发出a1,1～a7,1中的一个微命令。B发b2微命令时，字段A发出a1,2～a7,2中的一个微命令。一、微指令的编码方式——控制方式规则：常用控制信号采用直接编码法将互斥的信号作为一组编码产生一、微指令的编码方式——控制方式5.5微程序设计技术二、微程序流的控制5.5微程序设计技术微程序流的控制是指当前微指令执完毕后,怎样控制产生后继微指令的微地址。产生后继指令地址的两种方法：由指令操作码译码器产生后继微地址。由微指令的下址字段指出后继微地址。二、微程序流的控制现行微指令:当前正在执行的微指令。现行微地址:现行微指令所在的控制存储器单元的地址。后继微指令：下一条要执行的微指令。后继微地址：后继微指令所在的控制存储器单元地址。微程序控制：当前微指令执行完毕后，产生后继微指令的微地址的方法。5.5微程序设计技术1、基本概念2、产生后继微指令地址的几种方法

(1)以增量方式产生后继微地址A）微程序入口：首条微指令，由专门硬件电路产生B）顺序执行：后继微地址＝现行微地址＋1C）转移：后继微地址＝现行微地址＋转移条件译码（相对转移量）D）由操作码产生后继地址操作码地址码…转移条件+1微指令寄存器微程序入口转移地址译码器译码器控制字段下址控制存储器µPC（地址寄存器）IR指令译码PCARABUSDBUSDRIR,PC+1R1+R2R2P2R2+R3R2R2-R3R2P1Cy=100000000101010010000000100002、产生后继微指令地址的几种方法

(1)以增量方式产生后继微地址A）微程序入口：首条微指令，由专门硬件电路产生B）顺序执行：后继微地址＝现行微地址＋1C）转移：后继微地址＝现行微地址＋转移条件译码（相对转移量）D）由操作码产生后继地址2、产生后继微指令地址的几种方法

(1)以增量方式产生后继微地址A）微程序入口：首条微指令，由专门硬件电路产生B）顺序执行：后继微地址＝现行微地址＋1C）转移：后继微地址＝现行微地址＋转移条件译码（相对转移量）D）由操作码产生后继地址2、产生后继微指令地址的几种方法

(1)以增量方式产生后继微地址优点：可使微指令的下址字段很短，仅起选择作用。缺点：微程序转移很不灵活，使得微程序在控存中的物理空间分配相当困难。

在图中，μPC兼作控制存储器的地址寄存器，输入有四个来源。下址字段仅有两位，其功能是选择三个输入源中的一个作为μPC的输入。微程序入口是由专门的硬件产生的，不受下址字段控制。(2)增量与下址字段结合产生后继微地址微指令的下址字段分成两部分：

转移控制字段BCF和转移地址字段BAF，BCF控制转移条件，BAF控制转移的目标地址。当条件成立时，微程序要转移，将BAF送μPC，否则顺序执行下一条微指令(μPC+1)。执行微程序条件转移时，决定转移与否的硬件条件有好几种。由BCF定义的八个微命令。BCF=0，顺序执行微命令，μPC+1为后继微地址。BCF=1，条件转移微命令，当运算结果为0时，将BAF送μPC，否则μPC+lμPCBCF=2，条件转移微命令，当运算结果溢出时，将BAF送μPC，否则,μPC+1μPC。BCF=3，无条件转移微命令，将BAF送μPC。BCF=4；测试循环微命令，假如CT≠0，表示需要继续执行循环微命令，将循环入口微地址从BAF送μPC。假如CT=0，表示循环结束，后继微地址为μPC+1。本条微命令同时完成CT-1操作。BCF=5，转微子程序微命令，把微子程序人口地址从BAF送μPC，从而实现转移。在转移之前要把该条微指令的下一地址(μPC+1)送入返回寄存器RR之中。BCF=6，返回微命令，把RR中的返回微地址送入μPC，从而实现从微子程序返回到原来的微程序。BCF=7，操作码产生后继微地址的微命令，这是取指后，按现行指令执行的第一条微指令。BCF字段（3位）编码后继微地址µPC+1µPC+1µPC+1微命令名称硬件条件计数器CT操作前操作返回寄存器RR输入01顺序执行结果为0转移（Z）结果为0结果不为0×××××××BAF2结果溢出转移溢出不溢出×××××××BAFBAF无条件转移3产生后继微地址的微命令BCF字段编码微命令名称硬件条件计数器CT操作前操作返回寄存器RR输入后继微地址4测试循环××µPC+1BAF5为0不为0CT-1×××µPC+1BAF转子微程序6返回××××RR××××7操作码形成微址由操作码形成产生后继微地址的微命令

BAF的长度有两种情况：①与μPC的位数相等；可以从控制存储器的任一单元取微指令。特点:转移灵活，但增加了微指令的长度。②比μPC短；考虑到转移点在μPC附近，或者在控制存储器的某区域内，所以由原来的μPC的若干位与BAF组合成转移微地址。特点:转移地址受到限制，但可缩短微指令长度。(2)增量与下址字段结合产生后继微地址

(3)多路转移方式

一条微指令存在多个转移分支的情况称为多路转移。后继微地址的产生条件：运算结果所置的标志位N、Z、V、C等，计数器状态，通据通路状态。

例:根据某些硬件状态来决定后继微地址。根据一种状态(非0即1)来决定微地址可以有两种情况，即两路转移；而根据两种状态来决定微地址可以有四种情况，即四路转移。四路转移涉及微地址的两位，一般就定在微地址的最后两位，也就是说当执行转移微指令时，根据条件可转移到四个微地址中的一个，这四个微地址的高位部分相等，仅是最低两位不同。优点:实现多路转移可减少微程序的长度。例：微地址寄存器有6位(MA5～MA0)，当需要修改内容时，可通过某一位触发器的强置端S将其置“1”。现有三种情况：(1)执行“取指”微指令后，微程序按IR的OP字段(IR3一IR0)进行24＝16路分支；(2)执行条件转移指令时，按进位标志C的状态进行2路分支；(3)执行控制指令微程序时，IR4、IR5的状态进行22＝4路分支，请按多路转移法设计微程序转移逻辑。微程序有三种判别测试，分别为P1、P2、P3。(1)用Pl和IR3～IR0修改MA3～MA0；(2)用P2和C修改MA0；(3)用P3和IR5，IR4修改MA5～MA4。(4)考虑时间因素，在一个CPU周期的T4时进行修改即可得到转移逻辑表达式

(4)微中断

微中断与程序中断的概念相似，当某一条件满足时，发出微中断请求信号，CPU在完成现行指令的微程序后响应该中断请求，进入微中断处理程序。该微程序的入口地址（硬件产生）即为刚刚执行的微程序的后继微地址。

设计人员在进行微程序设计时，已安排好微中断处理程序在控制存储器的位置，因此该微程序段的入口地址是已知的。当CPU响应微中断请求时，由硬件产生微中断程序的入口地址。当中断处理完毕后，再返回到原来被中断的程序。这也是产生后继微地址的一种情况。例：微程序流程图用下址字段法安排微地址。P2P1P0＝000时为顺序控制，分支地址修改方案设计如下：三、微指令的格式

微指令的格式大体上可分成两类：水平型微指令和垂直型微指令。

1.水平型微指令

特点:在一条微指令中定义并执行多个并行操作微命令。一般格式为：

控制字段｜判别测试字段｜下地址字段

在实际应用中，直接控制法、字段编译法(直接、间接编译法)经常应用在同一条水平型微指令中。从速度来看，直接控制法最快，字段编译法要经过译码，所以会增加一些延迟时间。2.垂直型微指令

在微指令中设置有微操作码字段，采用微操作码编译法，由微操作码规定微指令的功能，称为垂直型微指令。微操作码微操作数

特点：不强调实现微指令的并行控制功能，通常一条微指令只要求能控制实现一二种操作。这种微指令格式与指令相似；每条指令有一个操作码；每条微指令有一个微操作码。微指令的格式：例：指令字长16位，微操作码3位，有八条微指令如下。

微操作码（3位）微操作数（13位）000（传送）原寄存器（5位）目标寄存器（5位）其他（3位）001（ALU数据源的选择）左输入源编址右输入源编址ALU运算选择010（移位操作）寄存器编址移位次数移位方式011（内存访问）寄存器编址存储器编址读写（2位）其他100（无条件转移）D（无条件转移微地址或微子程序的入口地址)(12位)S101（有条件转移）D（有条件转移微地址）（9位）测试条件110/111（其他指）微操作数3．水平型微指令与垂直型微指令的比较

(1)并行性、效率和灵活性： 水平好，垂直差。(2)指令执行时间：水平短，垂直长。(3)水平：微指令字长，微程序短。垂直：微指令字短，微程序长。(4)用户使用：水平难，垂直易。例：某机采用微程序控制方式，微指令字长24位，水平型编码控制的微指令格式，断定方式，共有微命令30个，构成4个相斥类，各包含5个、8个、14个和3个微命令，外部条件共3个。①控制存储器的容量应为多少?②设计出微指令的具体格式。3+4+4+2+2=15地址位数＝24－15＝9容量：512×24四、微程序控制存储器和动态微程序设计1．微程序控制存储器存储介质类型：RAM、ROM、EPROM等。

2．动态微程序设计能够根据用户的要求来改变微程序的设计称动态微程序设计。

用于动态微程序设计的控制存储器称为可写控制存储器(WCS)或用户控制存储器(UCS)。

3．控制存储器的操作执行一条微指令包括：取微指令和执行微指令操作。根据这两步是串行还是并行进行而具有下述的两种方式：

执行一条微指令所需要的时间称为微周期。在串行方式下微周期的安排如下：取第i+1条微指令执行第

i

条微指令取第i条微指令执行第i+1

条微指令(1)串行方式CMAR控制存储器CM微程序流控制部件下址…控存地址寄存器微命令(a)原理图

3．控制存储器的操作

(1)串行方式微周期1微周期2取微指令1执行微指令1取微指令2执行微指令2置CMAR启动CM置执行结果微命令执行访控存时间(b)时序图

3．控制存储器的操作

(1)串行方式(2)并行方式

将执行本条微指令的功能与取下一条微指令的操作在时间上重叠起来。（因为两种操作是在不同的部件中完成的）

执行第i条微指令取第i

条微指令取第i+1条微指令执行第i+1

条微指令取第i+2条微指令执行第i+2

条微指令CMAR控存地址寄存器微指令寄存器(a)原理图控制存储器CM控制字段下址微程序流控制部件…(流水线寄存器)

3．控制存储器的操作

(2)并行方式取微指令执行微指令取微指令执行微指令取微指令执行微指令置CMAR启动CM置执行结果微指令→µIR(b)执行微指令时，先将微指令送入IR(2)并行方式

4．毫微程序设计的基本概念

第二级采用水平微程序，由第一级调用，本身具有并行操作控制的能力但不含下址，可以被第一级重复调用。每条毫微指令各不相同。

(1)

毫微程序：用来解释微程序的微程序。

毫微指令:解释微指令的微指令。其主要目的是为了减少控制存储器的容量。(2)设计方法：采用两级法。第一级采用垂直微程序，主要功能是简单分类和下址的确定，该级很容易实现微程序设计的自动化，其控制存储器的主要特点是字短。

特点：控制存储器字数较少，但每个字的长度较长。RR…CMAR—2控制存储器(毫微程序)水平微指令寄存器微命令垂直微指令寄存器转移地址控制存储器(微程序)CMAR—1+1µOP地址5.微程序设计语言微程序设计语言：设计者或其他用户用来编制微序的语言。源微程序：用微程序设计语言编制的程序。微编译程序：将源微程序编译成二进制码的程序。注意：汇编语言与微汇编语言的相同点与不同点。

例：某32位机共有微操作控制信号52个，构成5个相斥类的微命令组，各组分别包含4个、5个、8个、15个和20个微命令；可判定的外部条件有CY和ZF两个，微指令字长30位，(1)给出采用断定方式的水平型微指令格式。(2)控制存储器的容量应为多少位?下一地址字段的长度为30－(3＋3＋4＋4＋5＋2)＝9位，表示控制存储器的容量为29，因此控存容量为29×30＝512×30(位)例：某机的微指令格式中有10个分离的控制字段C0～C9，每个字段Ci其中可激活Ni个微操作中的某一个。每个字段Ci中Ni的定义为：(1)为表示这10个控制字段至少需要多少控制位?(2)如果各字段都采用纯水平编码格式，需要的最大控制位数是多少?(1)34位(2)5.6硬布线控制器硬布线控制器把控制部件看作为产生专门固定时序控制信号的逻辑电路（以使用最少元件和取得最高操作速度为设计目标）硬布线控制的优点：速度较快；缺点：不容易修改添加新功能微程序控制的优点：具有规整性、灵活性、可维护性等；缺点：采用存储程序原理，需要执行多条微指令，速度较慢通过逻辑电路直接连线而产生的，所以又称为组合逻辑控制方式。至于控制器的其他组成部分，诸如时钟、启停电路、程序计数器、指令寄存器以及电路配合问题等等，则不因控制方式而异。5.6硬布线控制器硬布线控制方式：一、时序与节拍一条指令的实现可分成:取指、计算地址、取数及执行等几个步骤。在微程序控制方式中，每一步由一条微指令实现，而硬布线控制方式则由指令的操作码直接控制并产生实现上述各步骤所需的控制信号。一条指令的每一步由一个机器周期实现，如何区分一条指令的四个机器周期呢?5.6硬布线控制器一、时序与节拍方法有两种：方法1.两位计数器的译码输出产生的四个状态来表示当前所处的机器周期。方法2.用四位触发器来分别表示四个周期，当机器处于某一周期时，相应的触发器处于“1”状态，而其余三个触发器则处于“0”状态，四位移位寄存器即可实现此功能。5.6硬布线控制器两位计数器译码输出4位

由于每条指令的功能不同，机器周期数和长短有所不同,计数器或移位寄存器的工作时序发生变化的规律与指令有关。A指令需4个机器周期B指令需3个机器周期A指令:cyA’=cyAcyB+cyAcyB；cyB’=cyAcyB+cyAcyB=cyB。B指令:cyA’=cyAcyB+cyAcyB=cyB；cyB’=cyAcyB。当前周期计数状态下一周期计数状态A指令:cyA’=cyAcyB+cyAcyB；cyB’=cyAcyB+cyAcyB=cyB。B指令:cyA’=cyAcyB+cyAcyB=cyB；cyB’=cyAcyB。根据逻辑表达式画出逻辑图如下：''MN二、操作控制信号的产生

1．操作码译码器

指令:操作码+地址码在机器内设置一个指令译码器输入:操作码输出:反映出当前正在执行的指令。由译码器的输出和机器周期状态cyl～cy4作为输入，使用逻辑电路产生操作控制信号。7位OP以加法指令为例，假设一条加法指令的功能是由四个机器周期cyl～cy4完成的，分别为取指、计算有效地址、取操作数、进行加法运算并送结果。(1)取指令周期:控制信号的逻辑式为：

PC→AB=加法指令·cy1ADS=加法指令·cy1·T1M／IO=加法指令·

cy1W／R=加法指令·

cy1DB→IR=加法指令·

cy1PC+1=加法指令·

cy12．操作控制信号的产生例：一条加法指令的执行过程。指令格式:

PC→AB=cy1ADS=cy1·T1M／IO=cy1W／R=cy1DB→IR=cy1PC+1=cy1(2)在计算地址周期cy2,

列出逻辑表达式rsl→GR=加法指令·cy2

（rsl)→ALU=加法指令·cy2

disp→ALU=加法指令·cy2“+”=加法指令·cy2ALU→AR=加法指令·cy2对每一条指令都进行同样的分析，得出逻辑表达式。(3)取数周期cy3AR→AB=加法指令·cy3

ADS=加法指令·cy3

M／IO=加法指令·cy3

W／R=加法指令·cy3

DB→DR=加法指令·cy3

(4)加法运算和送结果取数周期cy4rs→GR=加法指令·cy4

(rs)→ALU=加法指令·cy4

DR→ALU=加法指令·cy4

“+”=加法指令·cy4

ALU→GR=加法指令·cy4（1）取指周期cy1的信号对所有指令均相同。

主要结论：（2）同一控制信号可能在多个指令中运用。如：‘+’=加法指令·cy2+加法指令·cy4+减法指令·cy2+转移指令·cy2+……（3）同种类型的指令所需要的控制信号大部分相同。如：所有的算术逻辑运算指令仅在ALU的操作命令及是否置状态位上不同，其他均完全相同。（4）在确定指令操作码时，要认真做好分类。三、控制器的组成三、控制器的组成

程序计数器的输入:有四种来源。(1)开机后的reset信号，将PC置以初始地址；(2)顺序执行指令:由PC+1形成下一条指令地址；(3)转移:由ALU送来转移地址(通过ALU部件计算有效地址)(4)外来中断请求信号:若CPU响应中断，则由中断控制逻辑部件产生中断入口地址。1．程序计数器和中断控制逻辑三、控制器的组成如操作码为7位，则允许计算机最多设置128条指令。

译码器的最基本形式为：输入:7位操作码输出:128条线中，在任何时候只有1根为高电位，其余均为低电位(或只有1根为低电位，其余均为高电位)，每1根输出线代表一条指令。2．译码器三、控制器的组成

3．硬布线逻辑的实现途径

用PLA（可编程逻辑阵列，地址与存储区或均可编程）、PAL（可编程阵列逻辑，与可编程、或不可编程、增加三态输出器件及记忆元件）、GAL（通用阵列逻辑，与或均可编程、输出逻辑宏单元）或半定制电路门阵列（GA）来实现。三、控制器的组成四、硬布线控制逻辑设计中的若干问题—设计步骤1．指令操作码的代码分配主要目标：简化控制部分的电路，减少延迟时间。主要难点： (1)CISC不定长操作码的译码困难； (2)为后续升级系统预留指令位置困难。2.确定机器周期、节拍与主频保证大部分指令在一个周期内完成，部分指令通过如“ready”信号等方式来增加机器周期来完成。

3.根据指令功能，确定每一条指令所需的机器周期数以及每一周期所完成的操作。如：“+”=加法指令·（cy2+cy4）+减法指令·cy2+转移指令·cy2+……“读”=cy1+加法指令·cy3+减法指令·cy3+……如：乘法采用加法与移位操作，每位执行一个周期等方法。

4.综合所有指令的每一个操作命令（写出逻辑表达式，并化简）四、硬布线控制逻辑设计中的若干问题—设计步骤五、硬布线控制与微程序控制的比较

１.

实现微程序控制通过控制存储器内的代码来实现，调试、修改方便；硬布线控制通过组合电路实现，调试、修改复杂。

2.

性能微程序控制速度较慢；硬布线控制速度很快，主要用于高速和RISC机器中。传统CPU举例Intel8088CPUIntel8088是一种通用的准16位微处理器，其内部结构为16位，与外部交换的数据为8位。它可以处理16位数据(具有16位运算指令，包括乘除法指令)，也可处理8位数据。它有20条地址线，直接寻址能力达到1M字节。CPU从功能上来说分成总线接口单元BIU和执行单元EU两大部分。BIU负责与存储器和外围设备接口，即8088CPU与存储器和外围设备之间的信息传送，都是由BIU进行的。EU部分负责指令的执行。取指部分与执行指令部分是独立并行工作的，在一条指令的执行过程中，可取出下一条(或多条)指令，在指令流队列寄存器中排队。在一条指令执行完以后就可以立即执行下一条指令，减少了CPU为取指令而等待的时间，提高了系统的运行速度。5.7传统CPU二、IBM3705.8流水CPU洗衣房的流水作业三个阶段：1.水洗(30)2.烘干(40)3.熨烫(20)ABCD6PM789TaskOrderTime304040404020演示一、流水CPU的结构指令流水线

IF（InstructionFetch） 取指令阶段ID（InstructionDecode） 指令译码阶段EX（Execute） 执行运算阶段MEM（MemoryAccess） 存储器访问阶段WB（WriteBack） 写回结果阶段WB二、流水线的时空图流水线技术：把一个重复的过程分解为若干个子过程，每个子程序可以与其他子过程同时进行描述流水线的工作，最常用的方法是时间-空间图（时空图）横坐标：表示时间，即各个任务在流水线中所经过的时间纵坐标：表示空间，即流水线的各个子过程，也称为级、段、流水线深度(Stage)非流水计算机的时空图每4个机器周期才有一个输出结果流水计算机的时空图每个机器周期可以输出一个结果演示三、流水线的特点流水线实际上是把一个功能部件分解成多个独立的子功能部件（一个任务也就分成了几个子任务，每个子任务由一个子功能部件完成），并依靠多个子功能部件并行工作来缩短所有任务的执行时间流水线有助于提高整个程序（所有任务）的吞吐率，但并没有减少每个指令（任务）的执行时间流水线各个功能段所需时间应尽量相等。否则，时间长的功能段将成为流水线的“瓶颈”，会造成流水线的“阻塞”（Stall）流水线开始需要“通过时间”(Fill)和最后需要“排空时间”(Drain)。流水线只有处理连续不断的任务才能发挥其效率四、流水线中的主要问题流水线中存在一些相关(冲突、冒险Hazard，相关、依赖Dependence，竞争Competition)的情况，它使得下一条指令无法在设计的时钟周期内执行。这些相关将降低流水线性能主要有三种类型的相关（冲突）结构相关（资源冲突）：当指令重叠执行过程中，硬件资源满足不了指令重叠执行的要求数据相关（数据冲突）：在同时执行的多条指令中，一条指令依赖前一条指令的执行结果(数据)却无法得到控制相关（控制冲突）：流水线遇到分支指令或其他改变PC值的指令1.资源相关

资源相关是指多条指令进入流水线后，在同一机器时钟周期内争用同一个功能部件所发生的冲突

例：假定一条指令流水线由五段组成，且仅有IF过程和MEM过程需要访问存储器I1与I4两条指令在时钟4争用存储器资源的相关冲突2.数据相关ADDR1,R2,R3 ;

R2＋R3→R1SUBR4,R1,R5 ;

R1－R5→R4ANDR6,R1,R7 ;

R1∧R7→R0指令发生数据相关冲突

3.控制相关控制相关冲突由转移指令（分支指令）引起执行转移指令时，依据转移条件的产生结果 可能为顺序取下条指令 也可能转移到新的目标地址取指令 地址不定，流水线需要暂停、发生断流转移指令主要有： 无条件转移指令：跳转、过程调用和返回 条件分支指令五、Pentium的超标量流水线指令预取PF和指令译码D1步骤可以并行取出、译