广工 第三章 门电路

第3章逻辑门电路3.1

MOS逻辑门电路3.2

TTL逻辑门电路3.3

逻辑描述中的几个问题3.4

逻辑门电路使用中的实际问题13.1MOS逻辑门电路一.集成门电路的几种分类集成门电路按其内部有源器件的不同可以分为三大类：第二类为单极型MOS集成门电路，包括NMOS、PMOS、LDMOS、VDMOS、VVMOS、IGT等几种类型；第一类为双极型晶体管集成门电路，包括TTL(晶体管――晶体管逻辑电路)，ECL(射极耦合逻辑)电路和I2L(集成注入逻辑)电路等几种类型；第三类则是二者的组合BICMOS门电路。常用的是CMOS集成门电路。3.1.1概述2二.几种集成门电路的特点1.TTL集成门电路工作速度高，驱动能力强，但功耗大，集成度低。2.CMOS集成门电路功耗极低，成本低，电源电压范围宽，集成度高，抗干扰能力强，输入阻抗高，扇出能力强。33.1.2逻辑电路的一般特性（1）输入、输出高、低电平：输出高电平VOH：逻辑门输出为“1”的输出电平。输出低电平VOL：逻辑门输出为“0”的输出电平。输入高电平VIH：逻辑门输入为“1”的输入电平。输入低电平VIL：逻辑门输入为“0”的输入电平。4（2）噪声容限：逻辑状态不受影响所能容许的电压误差输入高电平的噪声容限VNH=VoH(min)-VIH(min)输入低电平的噪声容限VNL=VIL(max)-VOL(max)5（3）传输延迟时间平均延迟时间：

tpd=(tpLH＋tpHL)/

26（4）功耗静态功耗：较小动态功耗PD：电流通过电阻；电流对电容充电。（5）延时－功耗积7（6）扇入与扇出数扇入系数NI：输入端接门的个数。取决于输入端的个数。扇出系数NO：指一个门电路能带同类门的最大数目，它表示门电路的带负载能力。一般TTL门电路NO≥8。拉电流工作：灌电流工作：8“1”“0”9半导体基础知识（1）本征半导体：纯净的具有晶体结构的半导体。常用：硅Si，锗Ge两种载流子10半导体基础知识（2）杂质半导体N型半导体多子：自由电子少子：空穴11半导体基础知识（2）杂质半导体P型半导体多子：空穴少子：自由电子123.1.3MOS开关及其等效电路工作原理电路转移特性曲线输出特性曲线uiuoGDSRD+VDD一、MOS管的开关作用13N沟道增强型MOS管14P沟道增强型MOS管15GDSRD+VDDGDSRD+VDD截止状态ui<UTuo=+VDD导通状态ui>UTuo≈0163.1.4CMOS逻辑门电路（1）uA＝0V时，TN截止，TP导通。输出电压uY＝VDD。（2）uA＝VDD时，TN导通，TP截止。输出电压uY＝0V。1、反相器17在两种工作情况下，总有一管截止，电流iD≈0（纳安数量级的漏电流），接近理想的逻辑单元：①输出电压幅度大（接近0V或+VDD），功耗几乎为零。②工作速度快，带电容负载能力强。182、与非门TN1和TN2串联,为增强型NMOS管TP1和TP２并联,为增强型PMOS管①A、B当中有一个或全为低电平时，TN1、TN2中有一个或全部截止，TP1、TP2中有一个或全部导通，输出Y为高电平。②只有当输入A、B全为高电平时，TN1和TN2才会都导通，TP1和TP2才会都截止，输出Y才会为低电平。缺点：当输入端增多时，低电平抬高19TN1和TN2并联,为增强型NMOS管TP1和TP２串联,为增强型PMOS管①只要输入A、B当中有一个或全为高电平，TP1、TP2中有一个或全部截止，TN1、TN2中有一个或全部导通，输出Y为低电平。②只有当A、B全为低电平时，TP1和TP2才会都导通，TN1和TN2才会都截止，输出Y才会为高电平。由于TN1和TN2为并联工作，不会因为输入端增加而抬高电平，因此CMOS或非门应用最广.3、或非门20逻辑功能：分析:？门--同或门213.1.5CMOS漏极开路门和三态输出门电路1.CMOS漏极开路门(OD门)

CMOS漏极开路门的电路结构和电路符号如图所示。22漏极开路输出的与非门CC4010723其特点是：①输出MOS管的漏极是开路的。见图中右边的虚线部分。工作时必须外接电源VDD′和电阻RD，电路才能工作，实现；若不外接电源VDD′和电阻RD，则电路不能工作。②可以用于实现“线与”功能，即把几个OD门的输出端，直接用导线连接起来实现“与”运算，在图中，就是两个OD门进行“线与”连接的电路。③可实现逻辑电平的转换。24

OD门的输出端相联，实现线与功能。RL为外接负载电阻。Y1Y2Y000010100111Y1=ABY2=CD25用OD门实现电平转换262.CMOSTSL门CMOS三态门270010101X高阻ENAL三态非门的真值表28其他形式的CMOS三态门电路结构

（a）用或非门控制（b）用与非门控制29TSL门的应用：①作多路开关：E=0时，门G1使能，G2禁止，Y=A；E=1时，门G2使能，G1禁止，Y=B。②信号双向传输：E=0时信号向右传送，B=A；E=1时信号向左传送，A=B。③构成数据总线：让各门的控制端轮流处于低电平，即任何时刻只让一个TSL门处于工作状态，而其余TSL门均处于高阻状态，这样总线就会轮流接受各TSL门的输出。303.1.6CMOS传输门(常用来作模拟开关)

（1）电路结构

C和C是一对互补的控制信号。由于VTP和VTN在结构上对称，所以图中的输入和输出端可以互换，又称双向开关。（a）电路（b）逻辑符号31（2）应用举例

CMOS模拟开关

C=0时，TG1导通、TG2截止，uO=uI1；

C=1时，TG1截止、TG2导通，uO=uI2。①CMOS模拟开关：实现单刀双掷开关的功能。32(a)电路(b)逻辑符号

当EN=0时，TG导通，F=A；当EN=1时，TG截止，F为高阻输出。②CMOS三态门333.2TTL逻辑门电路

双极型三极管的两种类型

(a)NPN型(b)PNP型34②ui>0V时，发射结正偏，集电结反偏，三极管工作在放大状态；①ui<0V时，发射结反偏，集电结反偏，三极管工作在截止状态；③ui>0V时，发射结正偏，集电结正偏，三极管工作在饱和状态。3.2.1、三极管的开关特性35＋－RbRc+VCCbce＋－截止状态饱和状态iB≥IBSui=UIL<0.5Vuo=+VCCui=UIHuo=0.3V＋－RbRc+VCCbce＋－＋＋－－0.7V0.3V饱和区截止区放大区iB≈036数字电路中，三极管作为一个由基极电流控制的无触点开关：饱和：Vce≈0，C、E间相当于开关闭合。截止：Vce≈Vcc，C、E间相当于开关断开。开通时间：截止饱和，建立基区电荷的时间。关闭时间：饱和截止，基区存储电荷消散的时间。饱和程度越深，所需时间越长。373.2.2TTL反相器的工作原理1.电路组成TTL反相器的基本电路

38(1)输入级NPN当输入低电平时，

uI=0.3V，发射结正向导通，

uB1=1.0V当输入高电平时，

uI=3.6V，发射结受后级电路的影响将反向截止。uB1由后级电路决定。NNP39(2)中间级反相器VT2实现非逻辑反相输出同相输出向后级提供反相与同相输出。输入高电压时饱和输入低电压时截止40(3)输出级（推拉式输出）VT3为射极跟随器低输入高输入饱和截止低输入高输入截止导通41（1）当输入低电平时，

uI=0.3V，VT1发射结导通，uB1=0.3V+0.7V=1V，VT2和VT4均截止，VT3和VD导通。输出高电平uO=VCC-UBE3-UD≈5V-0.7V-0.7V=3.6V1V3.6V0.3V2.工作原理42（2）当输入高电平时，

uI=3.6V，VT1处于倒置工作状态，集电结正偏，发射结反偏，uB1=0.7V×3=2.1V，VT2和VT4饱和，输出为低电平uO=0.3V。2.1V0.3V3.6V43(3)采用推拉式输出级利于提高开关速度和负载能力

VT3组成射极输出器，优点是既能提高开关速度，又能提高负载能力。当输入高电平时，VT4饱和，uB3=uC2=0.3V+0.7V=1V，VT3和VD截止，VT4的集电极电流可以全部用来驱动负载。当输入低电平时，VT4截止，VT3导通(为射极输出器)，其输出电阻很小，带负载能力很强。可见，无论输入如何，VT3和VT4总是一管导通而另一管截止。这种推拉式工作方式，带负载能力很强。

443.2.3TTL反相器的电压传输特性及参数

TTL反相器电路的电压传输特性截止区线性区转折区饱和区VT4截止，称关门VT4饱和，称开门453.2.4TTL与非门

46实际的与非门器件1714874LS002输入4与非门1714874LS308输入与非门47①A、B中只要有一个为1，即高电平，如A＝1，则iB1就会经过T1集电结流入T2基极，使T2、T5饱和导通，输出为低电平，即Y＝0。②A＝B＝0时，iB1、i'B1均分别流入T1、T'1发射极，使T2、T'2、T5均截止，T3、T4导通，输出为高电平，即Y＝1。3.2.5TTL或非门

483.2.6TTL集电极开路门和三态门电路

推拉式输出电路结构存在局限性。首先，输出端不能并联使用。若两个门的输出一高一低，当两个门的输出端并联以后，必然有很大的电流同时流过这两个门的输出级，而且电流的数值远远超过正常的工作电流，可能使门电路损坏。而且，输出端也呈现不高不低的电平，不能实现应有的逻辑功能。

为何要采用集电极开路门呢？4901很大的电流不高不低的电平：1/0?50其次，在采用推拉式输出级的门电路中，电源一经确定（通常规定为5V），输出的高电平也就固定了（不可能高于电源电压5V），因而无法满足对不同输出高电平的需要。集电极开路门（简称OC门）就是为克服以上局限性而设计的一种TTL门电路。

51集电极开路的TTL与非门（a）电路（b）逻辑符号集电极开路5253(1)电路结构：增加了控制输入端（Enable）。三态门的电路结构(2)工作原理：01截止Y＝ABEN=0时，电路为正常的与非工作状态，所以称控制端低电平有效。5410导通1.0V1.0V截止截止悬空当EN=1时，门电路输出端处于悬空的高阻状态。55控制端高电平有效的三态门控制端低电平有效的三态门用“▽”表示输出为三态。高电平有效低电平有效563.2.7BiCMOS门电路

、BiCMOS反相器BiCMOS反相器电路BICMOS反相器，如图所示，在图(a)中。N1和P1，N2和P2组成前、后级非门。573.3逻辑描述中的几个问题

3.3.1正负逻辑问题

正负逻辑的规定在逻辑电路中，常把电平的高、低和逻辑0、1联系起来，若H=1,L=0,称正逻辑；若H=0,L=1,称负逻辑。同一电路可以采用正逻辑，也可采用负逻辑，使同一电路具有不同的逻辑功能。一般无特殊说明均采用正逻辑。

S输出信号输入信号R10正逻辑01负逻辑58ABFLLHLLHHHHHHLABF001001111110ABF110110000001与非门功能表正真值表负真值表等效逻辑变换：与非或非与或非非正负逻辑的转换593.4逻辑门电路使用中的几个实际问题3.4.1门电路之间的接口问题负载问题:电平问题:Y1A1VOVIG1G2IOH≥NOHIIHIOL≥NOLIIL拉电流灌电流VOH≥VIHVOL≤VIL601.CMOS门驱动TTL门负载问题:只要按电流大小计算出扇出系数电平问题:如果VDD=VCC,则不需另加接口电路,可直接相连;如果VDD＞＞VCC,则需加接口电路,以