FPGA的配置引脚说明_第1页
FPGA的配置引脚说明_第2页
FPGA的配置引脚说明_第3页
FPGA的配置引脚说明_第4页
FPGA的配置引脚说明_第5页
已阅读5页,还剩7页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

FPGA是基于SRAM编程的,编程信息在系统掉电时会丢失,每次上电时,都需要从器件外部的FLASH或EEPROM中存储的编程数据重现写入内部的SRAM中。FPGA在线加载需要有CPU的帮助,并且在加载前CPU已经启动并工作。FPGA的加载模式主要有以下几种:1).PS模式(PassiveSerialConfigurationMo瑚被动串行加载模式。PS模式适合于逻辑规模小,对加载速度要求不高的FPGA加载场合。在此模式下,加载所需的配置时钟信号CCLK由FPGA外部时钟源或外部控制信号提供。另外,PS加载模式需要外部微控制器的支持。.AS模式(ActiveSerialConfigurationMod即)主动串行加载模式。AS模式下,FPGA主动从外部存储设备中读取逻辑信息来为自己进行配置,此模式的配置时钟信号CCLK由FPGA内部提供。.PP模式(PassiveParallelConfigurationMode被动并行加载模式。此模式适合于逻辑规模较大,对加载速度要求较高的FPGA加载场合。PP模式下,外部设备通过8bit并行数据线对FPGA进行逻辑加载,CCLK信号由外部提供。4).BS模式(BoundaryScanConfigurationMod,)即边界扫描加载模式。也就是我们通常所说的JTAG加载模式。所有的FPGA芯片都有三个或四个加载模式配置管脚,通过配置MESL[0..3来选取不同的加载模式。首先来介绍下PS加载模式,各个厂商FPGA产品的PS加载端定义存在一些差异,下面就对目前主流的三个FPGA厂商Altera,*ilin*,La的tPSe加载方式进行一一介绍。Altera公司的FPGA产品PS加载接如下图所示。.CONFIG_DONE:加载完成指示输出信号,I/O接,高有效,实际使用中通过4.7K电阻上拉到VCC,使其默认状态为高电平,表示芯片已加载完毕,当FPGA正在加载时,会将其驱动为低电平。2).nSTATUS:芯片复位完成状态信号,I/O接,低有效,为低时表示可以接收来自外部的加载数据。实际使用中通过4.7K电阻上拉到VCC,使其默认状态为高,表示不接收加载数据。3).nCE芯片使能管脚,输入信号,低有效,表示芯片被使能。当nCE为高电平时,芯片为去使能状态,禁止对芯片进行任何操作。对于单FPGA芯片单板,nCE直接接GND即可,而对于多FPGA芯片单板,第一片芯片的nCE接GND,下一芯片的nCE接上一芯片nCEO。4).nCEO:使能输出信号,当芯片加载完成时,该管脚输出为低电平,未加载完成时输出为高电平。对于单FPGA芯片单板,nCEO悬空,对于多FPGA芯片单板,nCEO接下一芯片nCE。5).nCONFIG:启动加载输入信号,低电平时表示外部要求FPGA需要重新加载,复位FPGA芯片,清空芯片中现有数据。实际使用中该管脚通过4.7K电阻上拉到VCC,使其默认状态为高。6).DCLK:加载数据参考时钟°PS模式下为输入,AS模式下为输出。.DATA0:加载数据输入,输入信号。.MSEL[0:3:]加载模式配置管脚。控制加载模式。上图为利用CPU扩展I/O端对多片FPGA进行PS加载的硬件连接实例°CPU可以利用自己的I/O端来对FPGA进行直接加载,不过,由于CPU的I/O端有限,在大多数情况下,都是利用扩展I/O端,扩展器件可以是CPLD或FPGA,不过在大多数情况下都CPLD。上图为同步加载方案,两片FPGA的nCE管脚都接GND,所以两片FPGA的加载操作会同时开始和结束,此种设计方案适用于两片FPGA来自同一个厂家,并且逻辑数据相同。如果两片FPGA的逻辑数据不同,则需要采取异步加载模式,如下图所示。vccI/OCONFIG..DONECONFIG..DONET/0nSTATUSnSTATUSCPLD/CEAlteramE1eraFPGAFPGAnCE0FPGACEOI/O«^nCONFIGnCQMFIG顿LCIDCLKMSELOI/OMEEL1DCLKMSEL1170DATAOSSEL2DATAOSSEL3.如上图所示,第一片芯片的nCEO输出管脚与第二片芯片的nCE管脚连接,当第一片芯片加载逻辑时,nCEO输出高电平,将第二片芯片禁止,直到第一片芯片加载完成时,nCEO输出低电平,让第二片芯片使能,然后开始接收加载数据。FPGA的加载流程.CPU的I/O端或扩展I/O端将FPGA的nCONFIG[启动加载输入信号]驱动为低,通知FPGA去完成加载前的准备工作复位芯片,清空FPGA内部数据)。.FPGA完成准备工作,将nSTATUS[芯片复位完成状态信号]信号驱动为低,表示准备工作已完成,可以接收加载数据。.CPU对FPGA加载逻辑,在此期间,FPGA将CONFIG_DONE[加载完成信号]驱动为低,表示正在加载。加载完成后,FPGA将CONFIG_DONE驱动为高,通知CPU加载已完成。如果加载过程出现错误,需要重新加载的话,FPGA会将CONFIG_DONE保持为低,通知CPU重新加载。*ili公司FPGA产品的逻辑加载端信号跟Alter公司的有点差别,如下图所示。.DONE:加载完成指示信号,I/O信号,OD输出,低有效,使用时需要上拉到VCC,此信号与Altera芯片的CONFIG_DONE信号功能相同。.INTI_BI/O信号,OD输出,在配置模式采样之前,此信号为输入,为低电平时,表示延迟配置。在配置模式采样后,用于指示配置过程中是否有CRC错误,为低电平时表示有CRC错误。使用时需要上拉到VCC。.PROG_B:输入信号,低电平时,异步复位芯片,为接收加载数据作准备。与Altera芯片的nCONFIG信号功能相同。.CCLK:I/O信号,JTAG模式外的所有配置模式下的时钟输入。.D_IN输入信号,加载数据输入,与CCLK信号的上升沿同步。.D_OUT:输出信号,串行数据输出。当FPGA芯片配置为bypass模式时,D_IN可以直接透传过芯片从D_OUT管脚输出。*ili芯片PS加载的硬件连接方式同Altera芯片的相同,这里就不画了,同样的,*ili芯片多片加载时也支持同步和异步两种方式。同步方式下,加载数据分别跟每一FPGA芯片的D_IN信号连接。异步方式下,前一芯片的D_OUT接后一芯片的D_IN,等前一芯片加载完毕后,切换到bypass模式,数据直接从D_OUT管脚透传过去给后面一片芯片加载。Latticed司的FPGA产品逻辑加载端跟*ilifft相似,如下图所示。DONEIITTINLatticeFPGADOUTPROGRMNC?GOCCLK CFG1DI C?G2CFG是加载模式配置管脚,PROGRAMN是加载控制管脚,输入信号,低电平进入加载状态°DI是加载数据输入管脚,非加载状态下可作为普通I/O端使用。下面是LatticeFPG芯片的PS和AS加载模式混合使用的实例,如下图所示。如上图所示,左边的FPGA使用AS模式,通过CPU的SPI接给自己加载逻辑,时钟信号CCLK由左边的FPGA提供,等左边的FPGA加载完成后,它会作为主控制器给右边的FPGA加载,此时的加载方式为PS模式。CPU通过I/O与两片FPGA的PROGRAMN管脚相连,可以控制加载的先后顺序。PP加载模式Altera芯片的并行加载端与串行加载差不多,只是数据宽度由1位增加到8位。*ili芯片的并行加载端与串行加载端相比,多出如下信号线:数据宽度由1位增加到8位;.DOUT_BUSY:回读数据Ready指示信号。.CS_B芯片加载选择管脚,低有效;4).RPWD_B:读写控制信号,低电平为写,高电平为读。Lattice片的并行加载端与串行加载端相比,多处如下信号线:.CSN/CS1N:加载启动信号,CSN或CS1N为高时,D[7:0和BUSY变为高;CSN和CS1N同为高时,flow_through和bypass寄存器将被复位;CSN和CS1N同为低时,F

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论