第四章 MOS逻辑集成电路-3

本节内容MOS反相器电阻负载NMOS反相器采用晶体管作为负载器件的反相器CMOS反相器CMOS传输门传输门MOS管的特点：可控开关（栅极加控制信号）MOS管导通：使输入信号传导输出端MOS管截止：把输入端、输出端隔离传输门：利用MOS管的源漏对称性、双向导通特性单个MOS管作为传输管NMOS传输门特性PMOS传输门特性CMOS传输门NMOS传输门Y=CA+CX一个MOS管可以看作一个可控开关(传输管)但Y和A之间差一个阈值电压－阈值损失00.511.520.01.02.03.0Time[ns]Voltage

[V]xOutInNMOS可以传输弱1，强0PMOS可以传输弱0，强1NMOS传输门性能Vc=0，NMOS截止，不能传输传输高电平Vc=VDD、Vin=VDD=>VDS≥VGS-VT，所以NMOS工作在饱和区。对负载电容充电，输出电压上升、源漏电压下降在Vout=VDD-VT时，沟道在源处夹断，NMOS截止传输高电平有阈值损失传输低电平Vc=VDD、Vin=0，此时源漏交换。VGS-VT不变，而VDS在减小，所以NMOS经过饱和区、进入线性区导通，直到VDS=0NMOS传输门无损失传输低电平VcVinVoutCL原理图NMOS可以传输弱1，强0传输门MOS管的特点：可控开关（栅极加控制信号）MOS管导通：使输入信号传导输出端MOS管截止：把输入端、输出端隔离传输门：利用MOS管的源漏对称性。双向导通特性单个MOS管作为传输管NMOS传输门特性PMOS传输门特性CMOS传输门PMOS传输门性能Vc=VDD，PMOS截止，不能传输传输高电平Vc=0、Vin=VDD，VGS-VT不变，而VDS在减小，所以PMOS经过饱和区、进入线性区导通，直到VDS=0对负载电容充电PMOS传输门无损失传输高电平传输低电平Vc=0、Vin=0，此时源漏交换；VDS≤VGS-VT，所以PMOS工作在饱和区。对负载电容放电，输出电压下降、源漏电压下降在Vout=-VT时，沟道在源处夹断，PMOS截止传输低电平有阈值损失，不为零VcVinVoutCL原理图PMOS可以传输弱0，强1两传输管串联Y=C1C2A+C1C2X两传输管并联Y=C1A+C2B+C1C2X+C1+C2X不定态不定态不定态传输门逻辑功能举例ANDABFB0=ABA0BBF=ABBBAF=AB0特点：

静态门，始终存在充放电通路一个有N个输入的门只需N？个晶体管，可使面积减小，寄生电容减少。无静态功耗?

无比

双向ABBF=ABA+AB异或门NMOS传输门实现四选一多路器NMOS传输门阵列实现四选一多路器用NMOS传输门阵列实现全加器Sum=AiXORBiXORCi-1＝(A+B+Ci-1)!Ci+AiBiCi-1Ci=AiBi+AiCi-1+BiCi-1A=2.5VBC=2.5

VCLA=2.5VC=2.5VBM2M1Mn问题：下拉时pMOS可能关不断！VB＝VDD－Vtn＝2.5V-Vtn由于衬偏效应VBS不为0，Vtn>|Vtp|LevelRestorerM1M2A=0MnMrxBOut=1off=0A=1Out=0on1解决办法CMOS传输门注意：传输门的输出不加以恢复不能用于输入实现逻辑功能时要求无遗漏，避免不定态B=VDDOutM1yM2y=VDD-VTn1-VTn2A=VDDC=VDDx=VDD-VTn1GSGS静态电路，输出最终和VDD

或GND相连，但有阈值损失，弱1设计非常规整，只需调整输入信号的排列顺序实现XOR非常简单，使用于全加器只要串联的MOSFET不多，速度很快但需要产生互补的输入信号差分传输门逻辑DPTLF=ABAABF=ABBBBAND/NANDAABF=A+BBF=A+BBBOR/NORAAF=ABF=ABBBXOR/XNORAAABABPTNetworkFABABInversePTNetworkFFF利用互补网络可以实现互补的逻辑输出课堂练习考虑图所示，一个nFET的输出用来驱动另一个nFET的栅。设VDD=5V，VTn=0.7V，求但输入电压为下列各值时的输出电压Vout？ （1）Va=5V，Vb=5V （2）Va=0.5V，Vb=4.5V （3）Va=3.3V，Vb=4.5V （4）Va=5V，Vb=2.2VVDDVaVbVout传输门MOS管的特点：可控开关（栅极加控制信号）MOS管导通：使输入信号传导输出端MOS管截止：把输入端、输出端隔离传输门：利用MOS管的源漏对称性。双向导通特性单个MOS管作为传输管NMOS传输门特性（输出高电平有阈值损失）PMOS传输门特性（输出低电平有阈值损失）CMOS传输门（NMOS与PMOS的互补特性）CMOS传输门CMOS传输门由一对互补的MOS管并联而成，图4-16示出了传输门的结构和逻辑符号双向传输当C=“1”时，两个MOS管都导通，传输门处在导通状态当C=“0”时，两个MOS管都截止，传输门处在截止状态控制电压称为时钟脉冲控制电压传输特性输出高电平Vout≤-VTp，NMOS、PMOS处于饱和区-VTp≤Vout≤VDD-VTn，PMOS处于线性区；NMOS处于饱和区Vout≥VDD-VTn，NMOS截止；PMOS线性输出低电平Vout≥VDD-VTn，NMOS、PMOS处于饱和区-VTp≤Vout≤VDD-VTn，NMOS处于线性区；PMOS处于饱和区Vout≤-VTp，NMOS线性；PMOS截止注意：MOS管所处工作状态与所传输的电平有关！CMOS传输门的导通电阻CMOS传输门的电阻相当于NMOS电阻和PMOS电阻的并联MOS管工作电压特性曲线，可知MOS管在线性区域的电阻值很小，而在饱和时的电阻值很大对于CMOS传输门的导通电阻只考虑在两个管子都工作在饱和区的情况例题：设一个CMOS传输门kn=kp=3.5×10-5A/V2。VTn=-VTp=1V，工作电压为5伏，求此传输门的传输高电平的导通电阻？结论：传输门并不是一个理想开关CMOS传输门逻辑电路没有阈值损失传输门的版图多路复用器multiplexerGNDVDDIn1In2SSSSSSSIn2In1FFF=!(In1S+In2

S)异或门1010Y＝！BY＝B10课堂测验：分析电路所完成逻辑？CBAO1O2CCCCVNV1ViVi+150505050CCCCReqReqReqReqVinVNV1ViVi+1VinN个传输门串联相当于RC链时钟控制和数据流控制Thold:传输门的维持时间设TG的维持时间为120ms，采用此TG门实现数据同步。那么用来控制数据流的最低时钟频率是多少？TG(On)TG(Off)ΦΦΦΦxY=xwY=xT<Thold传输门逻辑传输门可看作一个可控开关NMOS：高电平有阈值电压的损失逻辑特点单个传输门：Y=CVin+CX两个传输门的串联：Y=C1C2Vin+C1C2X两个传输门的并联：Y=C1A+C2B+C1C2X+C1+C2X传输门逻辑电路设计多路选择器Y=C0A0+C1D1+C2D2+C3D3全加器：在FPGA设计中的超前进位链结构CMOS传输门CMOS传输门的导通电阻两个单沟道传输门导通电阻的并联工作在饱和区的MOS管的电阻很大增大MOS管的W/L，减少栅氧化层厚度，降低阈值电压和提高电源电压衬底偏置效应在传输高电平时，NMOS的源和衬底之间电位差在传输地电平时，PMOS的源和衬底之间电位差导致阈值电压上升，电流速度下降采用电路的改进（图4-19）九管CMOS传输门当E端输入高电平时，P1和n1、P3和n2组成的传输门导通当有高电平输入时，n1管的衬底电压和输出电压动态相等，可视为无衬底偏置效应作业一个NMOS的输出用