第七章集成电路设计技术与工具

提出一个问题往往比解决一个问题更重要，因为解决一个问题也许仅仅是一个数学上或实验上的技能而已，而提出问题，新的角度去看旧问题，却需要创造性的想象力，而且标志着科学的真正进步。集成电路设计与九天EDA工具应用

第7章

模拟集成电路晶体管级设计

7.1模拟集成电路晶体管级的设计概论

7.2模拟电路设计的内容和指标参数

7.3模拟集成电路晶体管级的设计流程

7.4模拟集成电路的电路仿真

7.5模拟集成电路的版图设计要点

7.6运算放大器的设计

7.1模拟集成电路晶体管级的设计概论模拟集成电路的定义模拟集成电路与数字集成电路区别模拟集成电路晶体管级的设计概论模拟集成电路的定义模拟集成电路是处理模拟信号的集成电路，其主要特点是，电路的输入和输出是一个或一些连续变化的模拟信号。模拟信号是在时间和幅度上都连续变化的信号，例如语音信号、温度信号、压力信号、速度信号等。在客观世界中，多数物理量都是以模拟形式存在的，因此分析和设计模拟集成电路对于模拟信号的处理具有重要的实际意义。

模拟集成电路晶体管级的设计概论模拟集成电路与数字集成电路区别要求电路的每一个组成单元必须是精确的，其性能与版图设计的相关性比数字集成电路强得多。其版图设计从平面布局到各器件的几何图形的设计都要十分的“讲究”，需要考虑的问题往往比数字集成电路多得多。如果在电路级上而不是在逻辑级上来考虑和优化一个数字集成电路的性能，这将与模拟集成电路有许多共同点，对高速数字集成电路的设计尤其如此。

7.2模拟电路设计的内容和指标从电子电路应用谈起放大器是模拟电路中最广泛应用的电路模拟电路设计的指标放大器的应用例子立体声扬声器放大话筒10kΩ

峰值50mv扬声器15w8Ω，将峰值电压为15.5v、1.94A的电流加上去，产生最大的输出功率、电压放大倍数15.5/0.05=310；电流放大倍数388000。放大器的应用例子放大器的性能指标中频电压增益输入阻抗、输出阻抗上、下限转折频率-带宽—频率特性幅频相频特性(相位裕度)噪声功耗输出电压摆幅稳定性（锁相环）、精度速度放大器性能举例实际放大电路的结构仍以话筒放大为例一般来讲输入阻抗越大越好，输出阻抗越小越好考虑频带的影响常用分析定理戴维南定理：任何包括电压源、电流源和阻抗的二端口网络都可以用一个电压源串联电阻的等效的电路代替米勒效应放大器的实际模型及频率相应重要概念1.放大0v上下的小信号，而非直流信号2.需要一个或多个直流电源供电3.放大元件需调整到适合的工作点将变化的输入电压加到直流输入电压上，就会输出大的电压变化，一般通过电容进行耦合。频率模型理想的放大器模型非理想的放大器模型中频模型：耦合电容短路，寄生电容开路高频模型：耦合电容短路，寄生电容显现低频模型：耦合电容显现，寄生电容开路频率相关系数分模型变化倍频程概念所以在设计电路的时候要知道频率转折点放大器元件双极性三极管Mos放大电路运算放大器理想非理想性能参数增益带宽积GBW：中频增益的幅度和放大器的3db带宽的乘积定值模拟集成电路晶体管级的设计流程模拟集成电路的设计难点

模拟集成电路的设计流程

模拟集成电路晶体管级的设计流程模拟集成电路的设计难点模拟集成电路设计涉及到速度、功耗、增益、精度、工作频率、带宽、噪声等诸多因素的影响。因此，在设计模拟集成电路时要根据设计指标要求进行适度的折中。（八边型法则）模拟信号处理过程中，在要求速度和精度的同时，模拟电路对噪声、串扰和其他干扰信号比数字电路敏感得多。器件的二阶效应对模拟电路性能的影响比对数字电路的影响严重的多。模拟集成电路晶体管级的设计流程模拟集成电路的设计难点(续)•高性能模拟电路的设计很少能够自动完成，通常每一个器件都需要“手工设计”；而数字电路通常用自动综合和自动布局布线的方法来完成。•尽管模拟集成电路的设计方法和设计工具已经有了很大的发展，但对模拟电路中许多效应的建模和仿真仍然存在难题，这就要求设计者利用知识和经验来分析仿真结果。

模拟集成电路晶体管级的设计流程模拟集成电路晶体管级的设计流程

传统的模拟集成电路设计流程图见上图,设计方法可称为从上至下的设计方法。该设计流程可分为前端设计和后端设计。通常，前端设计包括这个流程图中由上至下的五个方框，即从性能指标明细表到电路仿真以及判断仿真是否通过；后端设计是从版图设计开始到芯片测试过程。模拟集成电路晶体管级的设计流程模拟集成电路的设计流程(续)（1）性能指标要求明细表

详细给出设计的模拟集成电路的指标。（2）选择合适的电路结构

根据性能指标从经济的观点出发，选择合适的电路结构。（3）手工计算电路元器件参数

根据模拟电路的理论,估算电路能够实现的性能指标。（4）电路图编辑和修改

采用某种电路编辑软件,完成画电路图的任务，并通过仿真结果对电路参数进行修改。

模拟集成电路晶体管级的设计流程模拟集成电路的设计流程(续)（5）电路仿真

对电路进行仿真并反复修改其电路中元件参数以达到设计目标要求。（6）版图设计和验证

采用版图设计软件在指定的工艺规则下进行该电路的版图设计。（7）流片和封装测试

版图形成GDS-II文件送到芯片制造公司流片,流片后做封装测试，

7.3模拟集成电路的电路仿真模拟集成电路仿真的重要性模拟集成电路仿真的类型模拟集成电路的工艺角仿真7.3模拟集成电路的电路仿真模拟集成电路仿真的重要性模拟集成电路晶体管级的电路仿真是确保模拟集成电路芯片设计成功的重要措施之一。集成电路的投片生产可谓是一掷千金，一丝一毫的设计差错所造成的损失都是难以承受的。对设计进行全面而深入的电路仿真，找出设计中存在的问题，优化电路中的器件参数，使电路的仿真结果满足设计指标要求并留有较宽的余量，基本可保证模拟集成电路设计成功。

7.3模拟集成电路的电路仿真7.3.1模拟集成电路仿真的类型（1）直流工作点分析对电路中每个节点的直流工作电压、流过电源的电流与总功耗进行分析。简单来说电路的直流工作点为电路的直流电压偏置。（2）交流频率分析

即电路的频率响应分析，对电路中各待测节点进行频率分析，得到该节点的幅频和相频特性曲线。（3）瞬态分析

电路中节点电压和支路电流等相关变量的时域分析，即节点电压或支路电流对时间变量的响应。主要功能是在电路的交流信号激励下，对所关心的电路中节点电压和支路电流随时间的变化波形进行分析，以确定电路的失真度、电路的延迟、电路的上升沿和下降沿的时间、电路的转换速率和建立时间等。

模拟集成电路的电路仿真模拟集成电路仿真的类型(续)（4）傅立叶分析

仿真电路中节点电压或支路电流时域信号的直流分量、基波分量和谐波分量的幅度和相位，该分析用于电路的频谱分析。

（5）噪声分析

分析计算电路中节点电压或支路电流的噪声功率密度、电路中各种无源器件或有源器件产生的噪声。（6）失真分析

用于仿真电路中的谐波失真和内部调制失真。模拟集成电路的电路仿真模拟集成电路仿真的类型(续)（7）参数扫描分析

仿真电路中某个元件的参数在一定取值范围内变化时，对电路直流工作点、瞬态特性、交流频率特性的影响。

（8）温度扫描分析

研究不同温度下的电路特性。

（9）极-零点分析用于求解交流小信号电路传递函数中极点和零点的个数及其数值。模拟集成电路的电路仿真模拟集成电路仿真的类型(续)（10）传递函数分析

求解电路的输入源和电路的输出电压之间的传递函数.

（11）直流和交流灵敏度分析

研究元件参数变化对电路中节点电压、支路电流的大小和频响特性指标的影响。（12）最坏情况分析

通过仿真得到电路中元件参数在给定的误差条件下，电路特性变化的最坏可能结果。7.3.2模拟集成电路的工艺角仿真集成电路工艺制造过程中，由于环境温度、掺杂浓度、曝光时间等各种制造条件的变化，会造成不同的晶片之间以及不同的批次之间模型参数的变化。为了在一定程度上保证芯片的性能和成品率，工艺工程师们以“工艺角”的形式给出了器件的模型参数。将NMOS和PMOS晶体管的速度波动范围限制在由四个角所确定的矩形内。这四个角分别是：快NMOS与快PMOS、慢NMOS与慢PMOS、快NMOS与慢PMOS、慢NMOS与快PMOS，如下图所示。

模拟集成电路的电路仿真模拟集成电路的电路仿真模拟集成电路的工艺角仿真(续)

图7.2基于NMOS和PMOS器件的工艺角示意图模拟集成电路的电路仿真模拟集成电路的工艺角仿真(续)CMOS工艺角的仿真模型文件:*mosMOSmodel*Themosmodelhas5cornersandeachnameasbelow:*.libtt:typicalnmos,typicalpmos*.libff:fastnmos,fastpmos*.libfs:fastnmos,slowpmos*.libsf:slownmos,fastpmos*.libss:slownmos,slowpmos模拟集成电路的电路仿真模拟集成电路的工艺角仿真(续)这段注释指明了该仿真模型文件包含了MOS器件参数的典型值和4个工艺角参数值，并分别以tt、ff、fs、sf和ss为标识。在电路的Spice网表中，通过.lib语句就可以选择不同情况下的器件参数进行电路仿真。7.4模拟集成电路的版图设计要点版图设计基本要求版图匹配设计7.4模拟集成电路的版图设计要点7.4.1版图设计基本要求:

在整个集成电路设计过程中，版图设计是其中重要的一环，它将每个元件的电路表示转换成物理设计。同时，元件间连接的线网也被转换成几何连线图形。对于复杂的版图设计，一般把版图设计分成若干个子步骤进行。1）版图模块分划

为了将处理问题的规模缩小，通常把整个电路划分成若干个模块，分别设计子单元模块的版图，然后再组合起来。模拟集成电路的版图设计要点版图设计基本要求(续)2）版图规划和布局

其目的在于为每个模块在整个芯片中选择一个好的布图方案，从而使得传输信号通路与非相关信号通路分隔开，降低有用信号受干扰的程度。信号的走线要完全对称以克服外界干扰。3）布线

布线是指根据一定的规则和电路的限制把布好局的各个模块用互连线连接起来，并进一步优化布线结果。4）压缩 压缩是指布线完成后的优化处理过程，其目的是为了进一步的减小芯片的面积。7.4模拟集成电路的版图设计要点7.4.2版图匹配设计

全差分电路的版图要求尽可能做到晶体管匹配设计和电阻电容匹配设计。晶体管匹配设计是为了减小模拟电路的共模漂移电流和失调，电阻电容匹配设计是为了保证一定的匹配精度。晶体管匹配设计规则如下：

1）使用相同尺寸的叉指（finger）结构

由于模拟集成电路经常有一些晶体管的沟道宽度很大，为了减小MOS晶体管源漏结面积和栅电阻，获得大的栅长栅宽，常将其分为很多部分，就是我们所说的叉指结构。

模拟集成电路的版图设计要点版图匹配设计(续)2）在可能的情况下，尽可能采用大的栅长和栅宽的晶体管。3）要求匹配的晶体管在版图中排列方向一致。4）应使晶体管的排列以中心对称。5）尽量减少金属布线通过晶体管的有源区。7.5设计举例—运算放大器的设计运算放大器是一种典型的模拟集成电路，它包含了电流镜、差动放大器等模拟集成电路基本单元，涉及器件匹配、负反馈和频率补偿等电路技术。同时，它又常常作为一个基本电路用来构成模拟加法器、有源滤波器、模数（A/D）以及数模（D/A）等功能模块。因此，掌握了运算放大器的设计和应用，也就掌握了模拟集成电路设计的基本技能。这里主要讨论CMOS运算放大器的设计，首先介绍MOS场效应晶体管电流镜电路的基本原理。电流镜电路的设计7.5.1MOS电流镜基本原理

电流镜电路广泛地应用在模拟集成电路中，其主要功能是为模拟电路提供正确的偏置电流。在理想情况下，其电流值与加在两端的电压无关，并保持为常数。因此在电流镜电路设计中设计的基本要求是：电流镜要为模拟集成电路提供稳定的工作电流和较大的输出电阻。电流镜电路的设计1）基本电流镜

图7.3由MOS场效应晶体管构成的基本电流镜电路电流镜电路的设计1）基本电流镜 对于一个场效应管，在忽略其沟道调制效应的情况下（即λ=0），根据饱和萨氏方程ID=gmVGS=K(VGS—Vth)2可知，饱和的MOS管漏极电流在器件尺寸（W/L）与工艺参数（μn，Vth）确定的情况下，仅仅与其栅源电压有关。所以只要是相同的工艺制作的两个相同的MOS器件具有相同的栅源电压，并且都工作在饱和区，则其漏极电流完全相等，即实现了所谓的电流复制。电流镜电路的设计1）基本电流镜根据饱和萨氏方程，在考虑沟道调制效应时有只要改变M1和M2的宽长比，就可以设计出所需要的Iout。通过该电路的交流小信号等效电路可得其输出阻抗ro=rds2。考虑到沟道长度调制效应及输出端负载的影响，输出电压Vout通常是一个变量，导致Iout不等于IREF。为了抑制沟道长度调制效应的影响，得到更好的电流源性能，要对基本电流镜进行改进。电流镜电路的设计2）威尔逊电流镜电流镜电路的设计2）威尔逊电流镜威尔逊电流镜的工作原理

是利用负反馈来提高电流镜的输出阻抗以使电流镜具有更好的恒流特性。假设输出电流Iout有一个△Iout的增量，则M2的漏极电压也有一个△V的增量。该增量通过M1和M2的镜象作用反馈到M1支路，则M1的VGS1也有一个△V的增量，该增量导致M1的漏极电流增大，该电流增量与IREF的差值通过M3使得Iout调节到原来的值；反之亦然。因此，Iout的稳定是由M2将输出电流反馈到IREF支路得到。电流镜电路的设计2）威尔逊电流镜威尔逊电流镜的饱和萨氏方程

由于VDS2=VGS2＞VGS2－Vth，M2必然工作在饱和区；VGS1=VGS2，M1和M2的尺寸，参数相同，所以VDS1=VGS3+VGS2＞VGS1－Vth，M1也必然工作在饱和区。其电路的饱和萨氏方程:电流镜电路的设计威尔逊电流镜的输出阻抗

通过该电路的交流小信号等效电路并忽略M3管的衬底偏置效应，可计算其输出阻抗为:

进一步推导可得:

电流镜电路的设计威尔逊电流镜的输出阻抗

假定gm1=

gm2=gm3，1/gm<<rds，且gm1rds1>>1，则上式可简化为:

将威尔逊电流镜的输出阻抗和基本电流镜的输出阻抗（rds2）相比较，威尔逊电流镜具有更大的输出阻抗，其恒流特性得到了很大的提高。 问题:M1和M2管的漏源电压不相等，M2管的漏源电压受电流镜负载的影响可能进入三极管区。电流镜电路的设计3）改进的威尔逊电流镜电流镜电路的设计3）改进的威尔逊电流镜电路增加了二极管连接的M4，使电路的恒流特性得到进一步提高。饱和萨氏方程Iout/IREF的表达式和威尔逊电流镜相同，且有VDS1=VGS2+VGS3－VGS4。设定VGS3=VGS4，则有VDS1=VGS2＝VDS2，则电路的输出电流与沟道调制效应无关，是一种精确的比例电流源。要达到VGS3=VGS4的要求，只要满足下式即可：电流镜电路的设计4）共源共栅电流镜电流镜电路的设计4）共源共栅电流镜

电路采用了共源共栅结构，使电流镜具有很好的恒流特性以及高的输出阻抗。适当选择M3和M4的尺寸，可实现VGS3=VGS4。而且，从上图可知，VGS4+VA=VGS3+VB，因此，若(W/L)3/(W/L)4=(W/L)2/(W/L)1，则可得到VA=VB，所以，输出电流与输入电流之间的关系和改进的威尔逊电流镜相同。同样，通过其交流小信号等效电路可推导出该电路的输出阻抗为：

其中，4是M4管的体效应系数。从该式可以看出，共源共栅电流镜取得很高的输出阻抗。结论

威尔逊电流镜及其改进电路、共源共栅电流镜均存在一个共同的缺点：由于它们的输出端到地之间有两个串联的晶体管，正常工作时它们必须处于饱和区，结果导致保证这些电路正常工作的最低输出电压要比基本电流镜高，从而限制了这些电流镜在某些低压条件下的应用。7.5.2MOS差分放大电路差分放大器作为运算放大器的输入级，其主要任务是放大差模信号、抑制共模信号。下面将分两部分讨论MOS差分放大器

1）基本的MOS差分放大电路

2）MOS差分放大器的负载形式MOS差分放大电路1）基本的MOS差分放大电路（a）NMOS电路结构 （b）PMOS电路结构MOS差分放大电路1）基本的MOS差分放大电路 基本的MOS差分放大电路中，差分对管是完全匹配的一对同种MOS晶体管，它们具有相同的电学参数和几何参数，电路上构成共源结构。MOS差分放大器的电路结构如上图所示。其中，图（a）给出的是以NMOS晶体管作为差分对管、NMOS为有源负载的电路结构，图（b）给出的是以NMOS晶体管为差分对管、PMOS为有源负载的的电路结构。电路中的负载可以是各种形式，通常为有源负载。M3被偏置在饱和区，提供恒流ISS。这个恒流源在差分对管的源端，构成对共模信号的负反馈，即输入的差模电压为零时，差分放大器两个支路的电流相等，输出电压差VD1－VD2＝0。MOS差分放大电路2）MOS差分放大器的负载形式

差分放大器的负载通常是有源形式：（1）增强型NMOS有源负载（构成E/E型放大器，即增强/增强型放大器）（2）耗尽型NMOS有源负载（构成E/D型放大器，即增强/耗尽型放大器）（3）互补型有源负载（PMOS恒流源负载）（4）电流镜负载。MOS差分放大电路2）MOS差分放大器的负载形式（a）E/E型（衬底偏置效应）（b）PMOS恒流源负载（单端输出问题）（c）PMOS电流镜（单转双）7.5.3CMOS运算放大器设计

图7.11CMOS两级运放的电路结构CMOS运算放大器设计Part1为运算放大器的电流镜偏置电路；Part2为运算放大器的第一级放大器；Part3为运算放大器的第二级放大器。第一级放大器为标准基本差分运算放大器，第二级放大器为PMOS管作为负载的NMOS共源放大器。在第一级放大器和第二级放大器之间采用补偿网络来消除第二个极点对低频放大倍数、单位增益带宽和相位裕度的影响,提高运算放大器的工作稳定性。CMOS运算放大器设计性能单位数值小信号低频电压增益（DCGain）V/V3000单位增益带宽（Unit-GainBandwidth）MHz100相位裕度（PhaseMargin）度70转换速率（SlewRate）V/μS100表7.1运放性能指标CMOS运算放大器设计建立时间1%（SettlingTime）ns80共模抑制比（CommonModeRejectionRange）dB80电源电压（PowerSupply）V5输入共模范围（InputCommonModeRange）V1.5~3.5电压输出范围（OutputRange）V0.3~4.7负载电容（LoadCapacitance）pF2功耗（PowerConsumption）mW15电源电压抑制比（PowerSupplyRejectionRange）dB80CMOS运算放大器设计运放性能指标解释： （1）小信号低频电压增益：运放在小信号低频输入信号状态下的电压放大倍数。 （2）单位增益带宽：运放在开环状态下，当放大倍数为0dB时的频率范围。 （3）相位裕度：运放在开环状态下，当放大倍数为0dB时所对应的相位和180度的差值。 （4）转换速率：运放在开环状态，输入信号为大信号激励条件下，运放由非线性进入线性所需要的时间。相位裕度

相位裕度可以看作是系统进入不稳定状态之前可以增加的相位变化，相位裕度越大，系统越稳定，但同时时间响应速度减慢了，因此必须要有一个比较合适的相位裕度。

相位裕度（phasemargin，PM）在电路设计中是非常重要的一个指标，主要用来衡量负反馈系统的稳定性，并能用来预测闭环系统阶跃响应的过冲。首先定义使增益幅值等于1的频率点位“增益交点”（gaincrossoverpoint），设为频率点w1；使增益相位等于-180°的频率点位“相位交点”（phase

crossover

point），设为频率点W2。相位裕度的定义为：运算放大器增益的相位在增益交点频率时，与

-180°相位的差值，表达式为PM=∠Av(W1)－(－180°)=∠Av(W1)+180°

式中的w1为运算放大器的增益交点频率。经研究发现，相位裕度至少要45，最好是60。1、一般在运放电路中，由于纯电阻性网络对于相位裕度不产生影响，故提高相位裕度主要通过增加容抗，增加零点，或者是通过改变其零点或极点对应的频率来提高其相位裕度。2、主要就是为了抗一些来自寄生电容，器件的误差或者电容等随温度变化带来的10%-20%的误差等可能带来的干扰，45°或者60°是我们的一个工程经验，能保证在实测的时候应该不会导致振荡。零极点零极点本来就是用来描述电路特性的，在当频率在某个零点处，系统的幅值增益增加20dB/dec,在某个极点处减小20dB/dec，但其相位特性还得依据实际电路来决定CMOS运算放大器设计

（5）建立时间（1%）：运放在开环状态下，输入信号为大信号激励，运放由进入线性的开始点到输出稳定到稳定值的（1%）范围内所需要的时间。 （6）共模抑制比：运放在开环状态下，对共模信号或共模噪声的抑制能力，其表达式为 （7）电源电压：提供给运放的工作电压。 （8）输入共模范围：运放在开环状态下允许的输入共模电压范围。CMOS运算放大器设计

（9）输出范围：运放在开环状态下，输出电压能够达到的最大范围。 （10）负载电容：运放在开环状态下，所能带动的最大电容负载。 （11）功耗：运放在开环状态下允许消耗的最大静态功耗。 （12）电源电压抑制比：运放在开环状态下对电源电压波动或电源电压噪声的抑制能力。CMOS运算放大器设计7.5.3.1两级运算放大器的主体电路设计

晶体管级模拟集成电路设计的一般流程是：根据设计指标，结合已经学习和了解的基本电路理论和结构进行电路元件参数值的估算，通过估算得到电路Spice仿真的初始电路描述文件。1）运算放大器的手工计算2）Spice描述语句3）验证手工计算的运放主要参数4）运算放大器的仿真结果与分析CMOS运算放大器设计CMOS两级运算放大器的仿真分析结果（1）运放的输入失调电压仿真由图可知，当输入电压为2.5V—3mV时，输出电压正好为2.5V，所以输入失调电压为3mV需要说明的是：输入失调电压是由器件制造中的失配引起的，因此仿真时，需要通过改变其中一个输入管的尺寸来模拟实际制造中可能引起的差分对管尺寸失配情况，否则输入失调电压仿真值为0CMOS运算放大器设计CMOS两级运算放大器的仿真分析结果（2）运放的共模输入范围（2）运放的共模输入范围运放的共模输入范围可通过观测运放的输入输出跟随特性来获得。运放的电源为5V，将运放的反相端和输出相连，构成缓冲器；同相端加直流扫描从0到5V，经仿真得到的运放输入输出跟随特性如上图所示，其输入共模电压范围从0.1V到4.6V，满足了设计指标的要求CMOS运算放大器设计CMOS两级运算放大器的仿真分析结果（3）运放的输出电压摆幅特性—运放的输出电压摆幅特性是仿真运放的输出电压最大值和最小值CMOS运算放大器设计CMOS两级运算放大器的仿真分析结果（4）运放的小信号相频和幅频特性CMOS运算放大器设计CMOS两级运算放大器的仿真分析结果（5）运放的静态功耗

运放的静态功耗是指当运放在输入平衡状态下电路消耗的总电流和总电压的乘积。在