USB-UART-JTAG模块说明文档

USB，UART，JTAG模块设计说明文档制作人：硬件平台部陈定一，USB模块USB(Universalserialbus)的中文含义是通用串行总线。USB接口的特点是速度快、兼容性好、不占中断、可以串接、支持热插拔等。目前USB接口有四种标准，分别为USB1.0(1.5Mbps)，USB1.1(12Mbps),和USB2.0(480Mbps)以及最新的标准USB3.0(5Gbps)。USB线缆由四根线组成：VBUS,GND,D+,D-,VBUS在理想状态下的供电电压是5V,但在设计当中应当注意的是USBHub从供电能力分为HighPower和LowPower。HighPower能提供最大500mA的电流，电压范围(4.75--5.25V),LowPower能提供最大电流只有100mA,输出电压范围(4.4--5.25V)。USB充电接口电路模块设计原理图：贴片磁珠100R-100M-0805-2A贴片磁珠100R-100M-0805-2AUSB口-7.5*3.7*9.3mm-屏蔽壳).4mm铜合金基座黑色CP料GNDGND外围元器件的选择：USB充电接口选用USB口-7.5*3.7*9.3mm-屏蔽壳0.4mm铜合金-基座黑色LCP料。电源线和地线之间分别串联一个阻抗为100欧姆、100MHZ,额定电流为2A的磁珠。(用磁珠来抑制高频噪声和尖峰干扰,还具有吸收静电脉冲)电容的选择注意用大电容(10UF以上)与小电容(0.1UF)配合使用(大小电容配合使用频率特性比较好，并可减小电源对地阻抗)。2.使用注意事项：a・具体的USB封装，磁珠，电容大小可以调节，以达到最佳电路效果。b・电路原理图可根据实际电路需要进行修改。

USB不同速度模式下电路设计原理图:USB有不同的速度模式，每个USB设备必须支持低速或全速的一种，上位机端通过检测两根信号线上的电平来判断外接的是一个支持低速还是全速的的外设。在上位机端的两根信号线D+和D-上分别都下拉了一个15K的电阻到地，作为新接入的外设端设备则应该在D+或者D-线上上拉一个1.5K电阻到3.3V电源，分别代表全速设备或低速设备。当这个设备插入时,由于设备上拉强过上拉主机端的下拉，其中这个线外设拉高了，高过主机端的判断门限，这样就能分辨出接入的是什么设备。低速模式下的原理框图:VDD3.3VDD3.3原理框图说明:新接入的外设端设备在D-线上上拉一个1.5K电阻到3.3V电源，表示此设备为低速设备(1.5Mbps)。全速模式下的原理框图:VDD3.3D-Host.VDD3.3D-Host.2D-FullSpeedD15K；'1.5K2 ""aF:3D+D+evice原理框图说明:新接入的外设端设备在D+线上上拉一个1.5K电阻到3.3V电源，表示此设备为全速设备(12Mbps)。

普通USB接口电路模块设计原理图:USE卧式连接器.5*6.7*13.6mim0.4mr铜合金镀镍VDD5贴片磁珠20R-100M-0603-2A-HC甲608KF-221T2000贴片电容-1—nS04O2-X7R-16V2贴片电容92.1^00贴片电容-1—nS04O2-X7R-16V2贴片电容92.1^贴片电容.U贴片电容"VBUSD-7r-i6gND41USB_DMUSBDPDDCCNN

谕

8765贴片共模电感DDCCNN

谕

8765贴片共模电感W21SN900H或CMC2012F-900-2P-T贴片磁珠20R-100M-0603-2A-HCB1608KF-221T20D6PGB1010603外围元件的选择a・此USB电路选用USB卧式连接器-14.5*6.7*13.6mm-厚为0.4mm铜合金镀镍（USB引脚定义：1脚为电源线（5V）,2脚为数据线D-,3脚为数据线D+,4脚为地线）b.数据电源线和地线之间分别串联一个阻抗为220欧姆、100MHZ,额定电流为2A的磁珠。（在高速差分信号传输时，由于接地层与电源层的信号摇摆，放射噪声会有所增加用磁珠来抑制高频噪声和尖峰干扰，还具有吸收静电脉冲）c.差分线对上则串联一个共模阻抗为90欧姆（100MHZ）的共模电感。（共模电感由两根导线同方向绕在磁芯材料上，当共模电流通过时，共模抗流器会因磁通量叠加而产生高阻抗；当差模电流通过时，共模抗流器因磁通量互相抵消而产生较小阻抗）D-,D+上分别连接ESD保护器件TVS（PGB1010603）或压敏电阻（USB接口具有可热插拔性，是很容易由静电损坏的器件，因此要加入防ESD的保护器件。）电容的选择注意用大电容（10UF以上）与小电容（0.1UF）配合使用（大小电容配合使用频率特性比较好，并可减小电源对地阻抗）。使用时的注意事项a・实际使用过程中，具体器件的封装大小根据实际器件而定。b・磁珠建议使用阻抗120欧姆以上，额定电流为2A以上的磁珠，ESD器件建议使用8KV空间放电，15KV接触放电，TVS峰峰值在1KV以上或使用具有小电容（几PF）压敏电阻。C.USB接口不是固定不变的，USB接口可根据实际设计电路的要求，选择不同型号的USB口，但外部连接电路可以保持不变。d・实际使用中，可以根据需要修改电路图。USB宿主与外设应用模式根据USB规范，两个外设之间无法直接相互通信，最新制定的USBONTHEGO(OTG)规范，让两个支持OTG规范的系统能直接进行通信。OTG规范中定义了一种双角色设备的DRD，具备Host和外设两种功能。通过ID线上的电平来判断应该为HOST还是外设。OTG规范下的电路设计原理图:1.原理图设计说明：通过ID线上的电平来判断应该作为HOST还是外设。当ID脚为低电平时，为HOST，对应的外设端ID端悬空。R1,R2用来平缓波形，可根据实际情况进行调节。其他元件功能请参照普通USB模块设计原理说明。对于USB差分线LAYOUT要求：差分线对要保持线长匹配，否则会导致时序偏移、降低信号质量以及增加EMI。差分线对之间的间距要保持小于10mm，并增大它们与其它信号走线的间距。差分走线要求在同一板层上，因为不同层之间的阻抗、过孔等差别会降低差模传输的效果而引入共模噪声。差分信号线之间的耦合会影响信号线的外在阻抗，必须采用终端电阻实现对差分传输线的最佳匹配。尽量减少过孔等会引起线路不连续的因素。避免导致阻值不连续性的90度走线，可用圆弧或45度折线来代替。TVS/压敏电阻器的接地要接入屏蔽地层，并放置在端口位置。二，UART模块串行接口是一种可以将接受来自CPU的并行数据字符转换为连续的串行数据流发送出去，同时可将接受的串行数据流转换为并行的数据字符供给CPU的器件。一般完成这种功能的电路，我们称为串行接口电路。串口通信，串口按位发送和接收。尽管比按字节的并行通信慢，它很简单并且能够实现远距离通信。通信使用3根线完成：地线，发送，接收。由于串口通信是异步的,端口能够在一根线上发送数据同时在另一根线上接收数据。其他线用于握手，但是不是必须的。串口通信最重要的参数是波特率、数据位、停止位和奇偶校验。UART作为用户设计电路原理图：贴片电容-100nF-K-0402VDD3_3V厂~T~CUART_TX厂~T~CUART_TXUARTPX1234□□口□4P单排针P=2.54mm-TOP-PBT+黄铜镀镍漂金1.排针引脚及使用说明：1脚接电源，一般为3.3V,电源端要接一个旁路电容（lOOnF）。2脚连接控制芯片串口发送端。3脚连接控制芯片串口接收端。4脚接地。UART用于厂家测试电路模块设计原理图:

贴片电容VDD3_3贴片电容-100nF-K-0402-X7R-16V贴片电容C1-100nF-K-0402-X74-—C2T_615UARTRXR10UTR20UTT2INT1INC2-T1OUTT2OUTR1INR2IN贴片电阻2_C-100nF-K-0402-X7R-16V-10K-J-0402-1/16WIC-SP3223EEA-SSOP20-SIPEXUARTTX 13V+VNWODITHSGrCV+-11CPC贴片电容VDD3_3贴片电容-100nF-K-0402-X7R-16V贴片电容C1-100nF-K-0402-X74-—C2T_615UARTRXR10UTR20UTT2INT1INC2-T1OUTT2OUTR1INR2IN贴片电阻2_C-100nF-K-0402-X7R-16V-10K-J-0402-1/16WIC-SP3223EEA-SSOP20-SIPEXUARTTX 13V+VNWODITHSGrCV+-11CPC贴片电阻12时0402-1讪——II 贴片电容100nF-K-0402-X7R-16\C4

卄贴片电容100nF-K-0402-X7R-16^贴片磁珠100R-100M-0603-1.5A,§贴片磁抿OQRJOOM-0603-1.5A贴片C6^LC7贴片电容X—1- 3——5>^79-1OOpF-J-04O2-NPO)-5OM)OpaSih5P*2双排针防呆插陛=2.54mm-TOP04O2-NPO-5OV-walsin20脚SHUTDOWN低电平时关闭驱动器和电荷泵。以取消自动上线电路和ONLINE作用,使用时用一个10K电阻上拉。11脚不接，14脚接地。使用时的注意事项a・16脚RS-232接收器输入连接串口TXD,17脚TTL/CMOS驱动器输出，连接串口RXD时，分别要串接一个贴片磁珠-100R-100M-0603-1.5A的磁珠，以及并接一个100pF电容到地,此处主要用来抑制高频噪声和尖峰干扰。b・在连接过程中，发送与接收不要接反。三，JTAG模块1.JTAG测试电路设计原理图TRSTL 12TDI 3nnTRSTL 12TDI 3nn4・TDO 5no6■TMS 7OQ8TCK 9nn105P*2双排针-P=2mm-DIP-TOPJTP1TP2TP3TP4TP5TP6JTAG测试点2.JTAG测试电路及引脚说明:TAP(TestAccessPort)是一个通用的端口，通过TAP可以访问芯片提供的所有数据寄存器(DR)和指令寄存器(IR)。TAP包括5个信号接口TCK、TMS、TDI、TDO和TRST。TestClockInput(TCK)为TAP时钟信号，TAP的所有操作都是通过这个时钟信号来驱动的。TestModeSelectionInput(TMS)TMS信号用来控制TAP状态机的转换。通过TMS信号，TMS信号在TCK的上升沿有效。TestDataInput(TDI)TDI是数据输入的接口。所有要输入到特定寄存器的数据都是通过TDI接口一位一位串行输入的(由TCK驱动)。

TestDataOutput（TDO）TDO是数据输出的接口。所有要从特定的寄存器中输出的数据都是通过TDO接口一位一位串行输出的（由TCK驱动）。TestResetInput（TRST）TRST可以用来对TAPController进行复位（初始化）。这个信号是可选的，不是强制要求的。因为通过TMS也可以对TAPController进行复位（初始化）。使用时的注意事项：如果在原理图中JTAG调试部分没有引出来，注意将复位端TRST_L拉低。如图所示：TRSTLTDI10K-J-0402-1/16WTDOTMSTCK10K-J-0402-1/16W1.外围元器件的选择：这里选择电平转换芯片SP3223E。SP3223E是SIPEX公司生产的RS-232收发器接口芯片，该器件内部含有一个高效电荷泵SP3223E是一个双驱动器/双接收器芯片，可在单+3.0V〜+5.5V电源下产生±.5V的RS-232电平。此处串口使用常用的9针串口（DB9）,此处使用通用的5P*2的双排阵，连接至串口。2. 使用情况及应引脚说明：1脚EN为接收器使能端。低电平有效。高电平时禁止接收器输出（高阻状态），使用时应用一个10K的电阻拉低。2脚C1+电荷泵电容正极,4脚C1-电荷泵电容负极，5脚C2+电荷泵反转电容正极，6脚C2-电荷泵反转电容负极，使用时