SCBX处理器体系结构

S3C44B0X处理器体系结构分析体系结构、接口功能1ContentsIntroductionofSamsungARMCPUembeddedMicrocontrollerBusarchitectureTheUsageofICE引脚定义ApplicationofS3C44B0X2AphotoofARM-R44B0X-002（S3C44B0X）SummarizeofS3C44B0X3InnerstructureofS3C44B0X4ArchitectureFeatures-Integratedsystemforhand-helddevicesandgeneralembeddedapplications.-16/32-BitRISCarchitectureandpowerfulinstructionsetwithARM7TDMICPUcore.-Thumbde-compressormaximizescodedensitywhilemaintainingperformance.-On-chipICEbreakerdebugsupportwithJTAGbaseddebuggingsolution.-32x8bithardwaremultiplier.-NewbusarchitecturetoimplementLow-PowerSAMBAII(SAMSUNG'sARMCPUembeddedMicro-controllerBusArchitecture).51.IntroductionofSamsungARMCPUembeddedMicrocontrollerBusarchitecture由ARM公司推出的AMBA片上总线受到了广大IP开发商和SoC系统集成者的青睐，已成为一种流行的工业标准片上结构。AMBA(ArmMicrocontrollerBusarchitecture)规范主要包括了AHB(AdvancedHighperformanceBus)系统总线和APB(AdvancedPeripheralBus)外围总线。S3C44B0X采用在AMBA基础上采用了新的更节能的总线结构：SAMBAII(Samsung'sARMCPUembeddedMicro-controllerBusArchitecture).6SAMBAII片上总线AMBA2.0规范包括四个部分：AHB、ASB、APB和TestMethodology。AHB的相互连接采用了传统的带有主模块和从模块的共享总线，接口与互连功能分离，这对芯片上模块之间的互连具有重要意义。AMBA已不仅是一种总线，更是一种带有接口模块的互连体系。Microprocessors,DMAcontrollers,memorycontrollersandotherhigherperformanceblocksaresuitedforconnectiontotheAHB/ASB.LowerperformanceblockssuchasUARTs,GeneralPurposeInput/Output(GPIO)andTimersaresuitedforconnectiontotheAPB.7Thereasonwhyadoptspartitioningblocksontoseparatebusconnections

Insystemswhichuseacommonbus,eachblockaddstothetotalcapacitanceonthebus.ItisquitecommonforthetotalcapacitancetoexceedthemaximumdrivingcapabilityofbuffersinASICvendorsstandardcelllibraries.Bussignalsareoftenleftunderdriven,therebyreducingtheperformanceofthebus.8AHB（AdvancedHighperformanceBus）

AHB主要用于高性能模块(如CPU、DMA和DSP等)之间的连接，作为SoC的片上系统总线，它包括以下一些特性：单个时钟边沿操作；非三态的实现方式；支持突发传输；支持分段传输；支持多个主控制器；可配置32位~128位总线宽度；支持字节、半字节和字的传输。AHB系统由主模块、从模块和基础结构（Infrastructure)3部分组成，整个AHB总线上的传输都由主模块发出，由从模块负责回应。基础结构则由仲裁器(arbiter)、主模块到从模块的多路器、从模块到主模块的多路器、译码器(decoder)、虚拟从模块(dummySlave)、虚拟主模块(dummyMaster)所组成。9AHB总线互连结构图AHB总线互连结构图10APB：AdvancedPeripheralBusAPB主要用用于低带宽的的周边外设之之间的连接，，例如UART、1284等，它的的总线架构不不像AHB支支持多个主模模块，在APB里面唯一一的主模块就就是APB桥桥。其特性包包括：两个时时钟周期传输输；无需等待待周期和回应应信号；控制制逻辑简单，，只有四个控控制信号。1)系统初始始化为IDLE状态，此此时没有传输输操作，也没没有选中任何何从模块。2)当有传输输要进行时，，PSELx＝1，PENABLE＝0，系统统进入SETUP状态，，并只会在SETUP状状态停留一一个周期。当当PCLK的的下一个上升升沿时到来时时，系统进入入ENABLE状态。。11APB：AdvancedPeripheralBus3)系统进入入ENABLE状态时，，维持之前在在SETUP状态的PADDR、、PSEL、、PWRITE不变，并并将PENABLE置为为1。传输也也只会在ENABLE状状态维持一个个周期，在经经过SETUP与ENABLE状态态之后就已完完成。之后如如果没有传输输要进行，就就进入IDLE状态等待待；如果有连连续的传输，，则进入SETUP状态态。12APB传输状状态图13基于AMBA的片上系统统大多数挂在总总线上的模块块(包括处理理器)只是单单一属性的功功能模块：主主模块或者从从模块。主模模块是向从模模块发出读写写操作的模块块，如CPU，DSP等等；从模块是是接受命令并并做出反应的的模块，如片片上的RAM，AHB／／APB桥桥等。14基于AMBA的片上系统统还有一些模块块同时具有两两种属性，例例如直接存储储器存取(DMA)在被被编程时是从从模块，但在在系统读传输输数据时必须须是主模块。。如果总线上存存在多个主模模块，就需要要仲裁器来决决定如何控制制各种主模块块对总线的访访问。虽然仲仲裁规范是AMBA总线线规范中的一一部分，但具具体使用的算算法由RTL设计工程师师决定，其中中两个最常用用的算法是固固定优先级算算法和循环制制算法。15基于AMBA的SoC结结构图16EnergysavingIncreasinglevelsofonchipsystemintegrationmeansthatmorefunctionalunitsneedtobeinterconnected.Theneedtolimitclockcycletimesandpowerconsumptionmeansthatbuscapacitancemustbeaslowaspossible.Thiscanbedoneeffectivelybypartitioningfunctionalunitsontodiscretebusconnectionsthatarejoinedbybusbridges.17Partitioningblocksontoseparatebusconnectionshasseveraladvantages:Eachbushasalowercapacitancegivinghigherspeedoperationorreducedpowerconsumption.Iffrequentlyaccessedperipheralsaregroupedonaseparatebusfromperipheralsthatareonlyaccessedoccasionallythenpowercanbesaved.ThehighbandwidthdatatransferrequiredfortheLCDcontrolleroccursonitsownlocalbusstub,reducingpowerconsumption.18开发系统ARM全面面的调试解决决方案包括电电路内仿真工工具Multi-ICE和MultiTrace™以以及片上嵌入入式电路单元元EmbeddedICE和EmbeddedTraceMacrocell™(ETM).Multi-ICE:Multi-ICE是是ARM的的JTAG电电路内仿真真器ICE支支持ARM实时调试试提供触发点点位置上处理理器运行的宝宝贵历史记录录和现场信息息通过Multi-ICE可以控控制存储器和和内核寄存器器内容.192.TheintroductionofEmbeddedlCETheICE

runcontrolunitallowsthecoretobestartedandstoppedundercontroloftheconnecteddebuggersoftware.Theusercanthenexamineandmodifyregistersandmemory,andsetbreakpointsandwatchpoints.ICEalsoprovidessupportforcodedownload,traceandreal-timedebug.20TheintroductionofEmbeddedlCEEmbeddedlCE是集成在ARM内核中的嵌入入式ICE仿真器，通过过对EmbeddedlCE的控制，对EmbeddedlCE中寄存器的读读取，可以获获得ARM内核的状态，，为程序设置置断点以及读读取Debug通信通道。EmbeddedICE的长度是38位，包括：32位数据，5位的访问EmbeddedICE中寄存器的地地址，1个读写控制位位。21TheintroductionofEmbeddedlCEEmbeddedICE的一个主要作作用就是可以以在ARM的程序中设置置软件或者硬硬件的断点。在ARM7TDMI处理器的内核核中，有两种种断点的设置置方式：硬件件断点和软件件断点。在有两个Watchpoint资源的ARM7TDMI的内核中，断断点可以有如如下情况：2个硬件断点，，没有软件断断点；1个硬件断点，，任意多个软软件断点；任意多个软件件断点。22EmbeddedlCE宏单元组成成一个与EmbeddedlCE兼兼容的ＡＲＲＭ７ＤＩ宏宏单元包包括一个ＡＡＲＭ７内内核、少量的的内核调试逻逻辑、一个ＪＪＴＡＧ测测试端口（ＴＴＡＰ）控控制器和EmbeddedlCE宏宏单元。EmbeddedlCE宏单元包包括断点寄存存器，后者能能够比较地地址、数据和和控制总线同同寄存器内的的设置值。若若两者匹配，，会产生一个个断点信号，，该信号将被被传送到处理理器。举个例例子来说，当当一个特定地地址的指令或或一个特定的的数据值被加加载入指定的的位置，宏单单元就会产生生一个断点。。2324EmbeddedlCE使用如果在一条指指令上设置了了断点，当指指令到达流水水线的执行级级时，指令的的执行将被中中断，处理器器进入调试状状态。然后后，处理器和和存储系统通通过ＴＡＰ控控制器由ＪＴＴＡＧ进行状状态检测。一旦处理器进进入调试状态态，它就会停停止从数据总总线读取指令令，并且与存存储系统隔离离。EmbeddedlCE此时就可以通通过扫描链１１将指令读入入流水线、驱驱动处理器。。寄存器和存存储内容在调调试状态下仍仍可以进行访访问。这个过过程是可逆的的，用户可以以在调试器下下把代码下载载进存储器，，避免了烧写写ＥＰＲＯＯＭ的不便便。25EmbeddedlCE在多处理器debug中中的使用EmbeddedlCE宏单元提供的的调试特征使使ＡＲＭ处处理器能够在在多处理器环环境下进行调调试。当ＡＡＲＭ处理器器遇到一个断断点时，它的的执行就被中中断，控制权权通过ＪＴＡＡＧ接口交由由调试器。ＡＲＭ处理器器向存储系统统发出一个““调试确认””（debugAcknowledge））信号，告告知后者处理理器处于调试试状态。同时时，它不再向向存储器发出出访问请求，，保证了其它它处理器或者者ＤＭＡ通通道继续工作作、继续与存存储系统通信信。在调试过过程的最后，，ＡＲＭ处处理器会发出出一个“存储储请求”（memoryequest）信号号，系统控制制器将根据此此信号对存储储系统作出仲仲裁。26S3C44B0X芯片及及引脚分析S3C44B0X共有160只引脚脚，采用QFP封装具有大量的电电源和接地引引脚，以及地地址总线、数数据总线和通通用I/O口口，以及其他他的专用模块块如UART、IIC等等接口在硬件系统的的设计中，应应当注意芯片片引脚的类型型，S3C44B0X的引脚主要要分为三类，，即：输入（（I）、输出出（O）、输输入/输出（（I/O）输出类型的引引脚主要用于于S3C44B0X对外外设的控制或或通信，由S3C44B0X主动发发出，这些引引脚的连接不不会对S3C44B0X自身的运行行有太大的影影响输入/输出类类型的引脚主主要是S3C44B0X与外设的双双向数据传输输通道27S3C44B0X的引脚脚信号描述－－总线控制信号号28S3C44B0X的引脚脚信号描述－－DRAM/SDRAM/SRAM29S3C44B0X的引脚脚信号描述－－LCD控制信信号30S3C44B0X的引脚脚信号描述－－TIMER/PWM控制制信号31S3C44B0X的引脚脚信号描述－－中断控制信号号32S3C44B0X的引脚脚信号描述－－DMA控制信信号33S3C44B0X的引脚脚信号描述－－UART控制制信号34S3C44B0X的引脚脚信号描述－－IIC-BUS控制信号号35S3C44B0X的引脚脚信号描述－－IIS-BUS控制信号号36S3C44B0X的引脚脚信号描述－－SIO控制信信号37S3C44B0X的引脚脚信号描述－－ADC38S3C44B0X的引脚脚信号描述－－GPIO39S3C44B0X的引脚脚信号描述－－复位和时钟信信号40S3C44B0X的引脚脚信号描述－－JTAG测试试逻辑JTAG是JointTestActionGroup的缩写写；是IEEE1149.1标准41S3C44B0X的引脚脚信号描述－－电源42ARM接口简简述ARM接口主主要包括：键盘接口LED显示器器接口LCD显示器器接口S3C44BOX内部集集成的UARTUSB接口JTAG接口口触摸屏接口IIC接口43用ARM芯片片实现键盘接接口Ⅰ本应用实例中中，要与4X4的矩阵键盘接接口，采用节节省口线的““行扫描法””方法来检测测键盘，这样样只需要8根口线，在此此选取PF口作为检测键键盘用端口，，并设定PF0–PF3为输出扫描码码的端口，PF4--PF7为键值读入口口。44用ARM芯片片实现键盘接接口Ⅱ矩阵键盘按键键的识别方法法，此方法分分两步进行：：①识别键盘哪哪一行的键被被按下：让所所有行线均为为低电平，检检查各列线电电平是否为低低，如果有列列线为低，则则说明该列有有键被按下，，否则说明无无键被按下。。②如果某列有有键被按下，，识别键盘哪哪一行的键被被按下：逐行行置低电平，，并置其余各各行为高电平平，检查各列列线电平的变变化，如果列列电平变为低低电平，则可可确定此行此此列交叉点处处按键被按下下。45行扫描法获取取键值的程序序设计Ⅰ1.寄存器设置接口中利用了了PF口的相关寄存存器，PF口的寄存器有有3个：PCONF,PDATF和PUPF。(1)设置PCONF寄存器需要设定PF0-3为输出口，PF4-7为输入口，因因此，在端口口工作之前设设置:rPCONF＝0000000000001010101B＝0x55；(2)设置PDATF寄存器PF0-3作为输出口输输出扫描码时时，可采用语语句:rPDATF=Oxf0;／／PF0-3全写入0PF4-7作为输入口读读入键值时，，采用语句:Keyval=（rPDATF&0xf0）>>4;(3)设置PUPF寄存器设置内部上拉拉电阻的语句句为:rPUPF=0x00;/／使能PF0-7的内部上拉电电阻46行扫描法获取取键值的程序序设计Ⅱ2.编写键盘盘扫描程序47LED显示器器接口概述ⅠⅠLED(LightEmittingDiode)常称为七段发发光二极管,在专用的微型型计算机系统统中,特别是在嵌入入式控制系统统中,应用非常普遍遍。它价格低低廉、体积小小、功耗低，，而可靠性又又很好，因此此，从单板微微型机、袖珍珍计算机到许许多微型机控控制系统及数数字化仪器都都用LED作为输出显示示。48LED显示器器接口概述ⅠⅠ49LED显示器器接口概述ⅡⅡ在多个LED显示电路中，，通常把阴（（阳）极控制制端接至一输输出端口，我我们称它为位位控端口；而而把数据显示示段接至一个个输出端口，，我们称这个个端口为段控控端口。段控控端口处应输输出十六进制制数的7段代码。为了将一个4位二进制数(可能为一个十十六进制数,也可能是一个个BCD码)在一个LED上显示出来,就需要将4位二进制数译译为LED的7位显示代码。。要完成译码码功能,可以采用两种种方法：50一种方法是采采用专用芯片片,可以实现现对BCD码码的译码,但但不能对大于于9的二进制制数译码。另一种常用的的办法是软件件译码法。在在软件设计时时,将0到F共16个数数字(也可以以为0到9)对应的显示示代码组成一一个表。51用ARM芯片片实现LED显示接口ⅠⅠ1．接口电路52用ARM芯片片实现LED显示接口ⅡⅡ2.初始化程程序如下。（1）设置PCONF、PCONG寄存器,由于于需要设定端端口F、G为输出口，因因此，在端口口工作之前设设置:rPCONF＝0010010010101010101B＝0x12555；rPCONG＝0101010101010101B＝0x5555;（2）设置PUPF、PUPG寄存器,设置置内部上拉电电阻的语句为为:rPUPF=0x00;//使能PF0-7的内部上拉电电阻rPUPG=0x00;//使能PG0-7的内部上拉电电阻53用ARM芯片片实现LED显示接口ⅢⅢ3.7段数码LED编程54LCD显示器器接口概述液晶显示是一一种被动的显显示，它不能能发光，只能能使用周围环环境的光。基本原理是通通过给不同的的液晶单元供供电，控制其其光线的通过过与否，从而而达到显示的的目的。LCD有三种种显示方式：：反射型，透透射型和透反反射型。55市面上出售的的LCD有两两种类型：一种是带有驱驱动电路的LCD显示模模块，这种LCD可以方方便地与各种种低档单片机机进行接口；；另一种是LCD显示屏，，没有驱动电电路，需要与与驱动电路配配合使用56LCD控制器器LCD控制制器用来把定定位在系统存存储器中的视视频缓冲区的的LCD图象象数据传输到到LCD驱动动器，并产生生必须的LCD控制信号号。REGBANK具有18个可编程寄存存器，用于配配置LCD控制器LCDCDMA为专用DMAVIDPRCS从LCDCDMA接收数据，将将相应格式的的数据通TIMEGEN包含可编程的的逻辑TIMEGEN部分产生VFRAME,VLINE,VCLK,VM等信号。57LCD应用实实例1.LCD接口电路58LCD应用实实例3.LCD初始化程序序59S3C44BOX内部集集成的UARTS3C44B0X的UART（通用用异步收发器器）单元提供供两个独立的的异步串行I/O端口，每个都可以以在中断和DMA两种模模式下工作。。它们支持的的最高波特率率为115.2Kbps。每个UART通道包包含2个16位FIFO分别提供给给接收和发送送。每个UART模块包含以以下几个部件件：波特率发发生器，发送送器，接收器器和控制单元元。60S3C44BOX内部集集成的UART61UART操作作数据发送数据接收可检测溢出错错误、奇偶校校验错误、帧帧错误和终止止状况。动流控制（AFC）非自动流控制制（通过软件件控制nRTS和nCTS）调制解调器接接口62中断／DMA请求产生器器S3C44BOX的每个个UART都都有7个状态态信号：接收收FIFO/缓冲区数据据准备好、发发送FIFO／缓冲区空空、发送移位位寄存器空、、溢出错误、、奇偶校验错错误、帧错误误和中止，所所有这些状态态都由对应的的UART状状态寄存器(UTRSTATn/UERSTATn)中的的相应位来表表现。63举例：当接收器要将将接收移位寄寄存器的数据据送到接收FIFO,它它会激活接收收FIFO满满状态信号，，如果控制寄寄存器中的接接收模式选为为中断模式，，就会引发接接收中断。当发送器从发发送FIFO中取出数据据送到发送移移位寄存器，，那么FIFO空状态信信号将会被激激活。如果控控制寄存器中中的发送模式式选为中断模模式，就会引引发发送中断断。64UART提供供的两种模式式1.回送模模式S3C44B0X的UART提供一一个测试模式式，即回送模模式。在这种种模式下，发发送的数据会会立即被接收收。这一特性性运行处理器器校验内部发发送和接收通通道的功能。。这种模式可可以通过设置置UART控控制寄存器(UCONn)中的回送送位来设定。。2.红外通信信模式S3C44B0X的UART模块支支持红外线(IR)发送送和接收。可可以通过设置置UART控控制寄存器（（ULCONn）中的红红外模式位来来选择这一模模式。65与FIFO有有关的中断类型FIFO类型非FIFO模式Rx中断每当接收数据达到接收FIFO触发的水平，就产生接收中断；如果FIFO非空且连续3个字时间没有接收到任何数据，就产生超时中断；每当接收数据满，接收移位寄存器将产生一个中断；Tx中断每当发送数据达到发送FIFO触发的水平，就产生发送中断；每当发送数据空，发送保持寄存器将产生一个中断；错误中断帧错误、奇偶校验错误和被检测到并按字节接收的中止信号，都将产生错误中断；当达到接收FIFO的顶部，就会产生溢出错误中断；所有错误都会立即产生一个错误中断。但两个错误同时发生，只有一个中断会产生；66波特率发生器器波特率发生器器以MCLK作为时钟源源每个UART的波特率发发生器为传输输提供了串行行移位时钟。。波特率时钟钟由通过时钟钟源的16分分频及一个由由UART波波特率除数寄寄存器(UBRDIVn)指定的16位除数决决定。UBRDIVn＝（取整整）（MCLK／（波特特率×16）））-167UART的寄寄存器Ⅰ1.UART线控制寄存存器ULCONn位描述初始值保留[7]

0红外线模式[6]该位确定是否使用红外通信模式0：正常模式1：红外收发模式0奇偶校验模式[5：3]

该位确定奇偶如何产生和校验0xx:无校验位100：奇校验101：偶校验110：校验位强制/检测置1111：校验位强制/检测置0000停止位的数量[2]该位确定停止位的个数，0：1位停止位1：2位停止位0数据位长度[1：0]该位确定数据位的个数00：5位01：6位10：7位11：8位0068UART的寄寄存器Ⅱ2.UART控制寄存器器UCONn位描述初始值发送中断类型[9]发送中断请求类型0：脉冲（在发送缓冲区变空时立即引发中断）1：电平（在发送缓冲区为空时引发中断）0接收中断类型[8]接收中断请求类型0：脉冲（接收缓冲区接收到数据时立即引发中断）1：电平（接收缓冲区正在接收数据时引发中断）0接收超时中断使能[7]在UART的FIFO使能的情况下，使能／禁止接收超时中断0：禁止1：使能0接收错误状态中断使能[6]使能UART在接收操作中发生错误时的错误中断响应0：不产生错误状态中断1：产生错误状态中断0回送模式[5]该位使UART自动进入回送模式0：正常操作1：回送模式0发送中止信号[4]该位将引发UART在一帧时间内发送中止信号，该信号发送完后，该位自动被清除0：正常操作1：发送中止信号

0发送模式[3：2]这2位决定当前哪个功能项能够向UART发送保持寄存器写入发送数据00:禁止01:中断请求或轮流检测模式10:BDMAO请求（仅对UARTO）11:BDMAI请求（仅对UART1）00接收模式[1：0]这2位决定当前哪个功能项能够从UART接收保持寄存器中读出接收数据00:禁止01：中断请求或轮流检测模式IO:BDMAO请求（仅对UARTO）11:BDMAl请求（仅对UART1）0069UART的寄寄存器Ⅲ3.FIFO控制寄存器器UFCONn位描述初始值发送FIFO的触发电平[7：6]这两位确定发送FIFO的触发条件00：空01：4字节10：8字节11：12字节00接收FIFO的触发电平[5：4]这两位确定接收FIFO的触发条件00：4字节01：8字节10：12字节11：16字节00保留3

0发送FIFO复位2该位在FIFO复位后自动清除0：正常1：发送FIFO复位0接收FIFO复位1该位在FIFO复位后自动清除0：正常1：接收FIFO复位0FIFO使能00：禁止FIFO1：FIFO使能070UART的寄寄存器Ⅳ4.Modem控制寄存存器UMCONn位描述初始值保留[7：5]这3位必须为0000自动流控制4AFC是否允许0：禁止1：使能0保留[3：1]这3位必须为0000请求发送0如果AFC允许,该位忽略；如果AFC禁止，必须由软件来控制nRTS。0：高电平（不激活nRTS）1：低电平（激活nRTS）071UART的寄寄存器Ⅴ5.发送/接接收状态寄存存器UTRSTATn位描述初始状态发送移位寄存器为空[2]当发送移位寄存器中不包含有效数据或移位寄存器为空，该位自动被置位。0：非空1：发送保持和移位寄存器为空1发送缓冲器为空[1]当发送缓冲区寄存器中不包含有效数据，这一位将自动被置位0：缓冲区寄存器非空1：空如果使用了FIFO,则用户不用检测这个位，而应当检测UFSTAT中发送FIFO计数器位和FIFO满位1接收缓冲器数据准备好[0]当接收缓冲器寄存器中包含了有效数据，这一位将自动被置位0：完全为空1：缓冲区寄存器中包含有效数据如果使用了FIFO则用户不用检测这个位，而应当检测UFSTAT中接收FIFO计数器位072UART的寄寄存器Ⅵ6.UART错误状态寄寄存器UERSTATn位描述初始值间隔中断[3]如果接收到某个中止信号，该位将自动置10：未接收到中止信号1：接收到中止信号0数据帧错误[2]如果在接收操作中发生了帧错误，该位将自动置10：接收中没有发生帧错误1：帧错误0奇偶错误[1]如果在接收操作中发生了奇偶校验错误，该位将自动置11：奇偶校验错误0：接收中没有发生奇偶校验错误0Overrun错误[0]如果在接收操作中发生了溢出错误，该位将自动置10:接收中没有发生溢出错误1：溢出错误073UART的寄寄存器Ⅶ7.UART的FIFO状态寄存器器UFSTATn位描述初始值保留[15：10]

000000发送FIFO满9当发送FIFO满时该位为10：0字节≤发送FIFO的数据个数≤15字节1：满

0接收FIFO满8当FIFO将要满时，该位为10：0字节≤接收FIFO数据个数≤15字节1：满0发送FIFO计数器[7：4]发送FIFO里的数据数量0000接收FIFO计数器[3：0]接收FIFO里的数据数量000074UART的寄寄存器Ⅷ8.Modem状态寄存存器:Modem状状态寄存器0（UMSTAT0）、、寄存器1(UMSTAT1)的地地址分别为0x01D0001C、、0x01D0401C，可读，初初始值为0x06。9.UART发送/接收收保持（缓冲冲区）寄存器器:发送/接收保保持寄存器0（UTXH0）、寄存存器1(UTXH1)的的地址在小模模式下分别为为0x01D00020、0x01D04020，在大模模式下分别为为0x01D00023、0x01D04023，可写，，初始值可可编程。10.UART波特率除除数寄存器UART波特特率除数寄存存器0（UBRDIV0）、寄存器器1(UBRDIV1)的地址分别别为0x01D00028、0x01D04028，可读读写，初始始值可编程。。75USB接接口口概概述述USB(通通用用串串行行总总线线)接接口口正正在在被被用用于于多多种种嵌嵌入入式式系系统统设设备备的的数数据据通通信信中中，，如如移移动动硬硬盘盘、、数数码码相相机机、、PDA、、高高速速数数据据采采集集设设备备等等。。它它是是由由Compaq、、HP、、Intel、、Lucent、、Microsoft、、NEC和和Philips七七家家公公司司联联合合推推出出的的新一一代代标标准准接接口口总总线线。是是一一种种连连接接外外围围设设备备的的机机外外总总线线。其主主要要性性能能特特点点如如下下：：提供供机机箱箱外外的的即即插插即即用用功功能能；每个个USB系系统统中中有有个个主主机机，，采采用用““级级联联””方方式式USB总总线线可可连连接接多多个个外外部部设设备备；；适用用于于带带宽宽范范围围在在几几千千位位／／秒秒（（Kb/s)一一几几百百兆兆位位l秒秒(Mb/s））的的设设备备；；低成成本本的的电电缆缆和和连连接接器器；；具有有错错误误检检测测和和处处理理机机制制；；较低低的的协协议议开开销销带带来来了了高高的的总总线线性性能能；；支持持主主机机与与设设备备之之间间的的多多数数据据流流和和多多消消息息流流传传输输。76USB系系统统组组成成一个个USB系系统统由由三三部部分分来来描描述述：：USB主主机机：：在任任一一USB系系统统中中只只有有一一个个主主机机，，到到主主计计算算机机系系统统的的USB接接口口被被称称作作主主控控制制器器。。USB设设备备：：分为为Hub（（集集线线器器））和和Function（（功功能能））两两大大类类。。Hub提提供供到到USB的的附附加加连连接接点点，，功功能能为为主主机机系系统统提提供供附附加加的的性性能能。USB互互连连：：USB互互连连指指的的是是USB设设备备与与主主机机的的连连接接和和通通信信方方式式，，它它包包括括总总线线拓拓扑扑结结构构、、内内层层关关系系、、数数据据流流模模型型和和USB调调度度表表。。USB总总线线用用来来连连接接各各USB设设备备和和USB主主机机。77USB的的物物理理接接口口USB总总线线的的电电缆缆有有4根根导导线线：：一一对对标标准准尺尺寸寸的的双双绞绞信信号号线线和和一一对对标标准准尺尺寸寸的的电电源源线线。。USB总总线线支支持持的的数数据据传传输输率率有有三三种种：：高高速速信信令令位位传传输输率率为为480Mbs；；全全速速信信令令位位传传输输率率为为12Mbs;低低速速信信令令位位传传输输率率为为1.5Mb/s。。USB2.0支支持在主主控制器器与Hub之间间用高速速传输、、全速和和低速数数据，而而Hub与设备备之间以以全速或或低速传传输数据据，这种种支持能能力可以以将全速速设备和和低速设设备对高高速设备备可用带带宽的影影响减到到最小。。78USB的的电源USB的的电源规规范包括括两个方方面：电源分配配用来处理USB设设备如何何使用主主机通过过USB总线提提供的电电源。电源管理理用来处理理USB系统软软件和设设备如何何适应主主机上的的电源管管理系统统。79USB的的总线协协议USB是是一种查查询(Polling）总线线，由主主控制器器启动所所有的数数据传输输。USB上所所挂连的的外设通通过由主主机调度度的(Host-Scheduled））、基于于令牌的的（Token-Based）协议议来共享享USB带宽。。大部分总总线事务务涉及3个包的的传输：令牌包(TokenPacket)数据包（（DataPacket））握手包（（HandshakePacket）80主控制器器和Hub之间间的某些些总线事事务涉及及4个包包的传输输，这些些类型的的事务用用来管理理主机与与全/低低速设备备之间的的数据传传输。主机与设设备端点点之间的的USB数据传传输模型型被称作作管道，，管道有有两种类类型：流流和消息息。81USB接接口工作作原理USB设设备最大大的特点点就是即即插即用用。原因：USB协协议规定定在主机机启动或或USB设备插插入系统统时都要要对设备备进行配配置。就就是按照照USB协议，，在USB主机机与USB设备备之间进进行的一一系列““问答””过程。从而主机知道道了设备备的情况况以及该该如何与与设备通通讯，并并为设备备设置一一个唯一一的地址址。82在配置阶阶段主机机也了解解了设备备端点的的使用情情况，便便可以通通过这些些端点来来进行特特定传输输方式的的通讯。。对于标标准USB设备备，操作作系统带带有它的的驱动，，而不需需要编写写专门的的主机驱驱动程序序。但这这样就必必须为它它选择一一种标准准命令集集；但对对于非标标准设备备，则可可以自定定义一套套请求指指令集，，，并需需要编写写专门的的主机驱驱动程序序来实现现对USB设备备的操作作。83USB设设备应用用Ⅰ对USB设备的的开发需需要考虑虑的因素素：选择USB接口口控制器器芯片。。编写USB设备备要执行行的USB通信信代码（（也称为为固件程程序）。。USB设设备需要要执行的的其他功功能，例例如处理理接收数数据和即即将发送送数据所所需要的的硬件和和程序代代码。一台支持持USB接口的的主机。。主机上装装有与USB设设备通信信的驱动动软件。。84USB设设备应用用ⅡUSB设设备开发发的一般般步骤:①根据所所要开发发的设备备的功能能需要，，确定设设备在USB总总线上的的位置、、传输数数据的速速度以及及传输数数据的量量等，从从而确定定选择哪哪一类的的USB控制器器芯片，，并进一一步具体体决定采采用芯片片的厂家家和型号号,然后后根据该该器件和和其他所所需芯片片进行电电路设计计。②编写固固件程序序，其作作用是让让主机能能够识别别该设备备，并响响应主机机的各种种请求。。③根据所所用设备备是否为为标准USB设设备，来来决定是是另外编编写驱动动，还是是使用操操作系统统自带的的驱动程程序来访访问USB设备备。④把编写写好的固固件程序序载入USB设备，，并将USB设设备插入入主机总总线打开开应用程程序可以以对该设设备进行行指定的的操作。。⑤按需要要调试和和重复以以上步骤骤。85以太网接接口概述以太网以以其高度度灵活、、相对简简单、易易于实现现的特点点，成为为当今最最重要的的一种局局域网建建网技术术。通常常所说的的以太网网主要是是指以下下3种不不同的局局域网技技术:以太网/IEEE802.3采采用用同轴电电缆作为为网络介介质，传传输速率率达到10Mbps。100Mbps以太太网又又称为为快速以以太网，，采用双双纹线作作为网络络介质，，传输速速率达到到100Mbps。。1000Mbps以以太网又又称为千千兆以太太网，采采用光缆缆或双纹纹线作为为网络介介质，传传输速率率达到1000Mbps(1Gbps)。86以太网控控制器RTL8019RTL8019是高度度集成的的以太网网控制器器，为即即插即用用式NE2000兼容容网络适适配器提提供了简简易的解解决方案案。RTL8019共共有32个输入入输出地地址，对对应地址址偏移量量为00h—lFh。。RTL8019的内内部寄存存器是分分页的，，每个寄寄存器都都是8位位。87RTL8019的复复位RTL8019的复复位引引脚RSTDRV是是高电电平有有效的的复位位信号号，高高电平平时间间长度度需大大于800ns，，通常常在RSTDRV从从高电电平回回到低低电平平之后后的100ms时，，再对对RTL8019进进行读读写操操作，，以确确保完完全复复位。。当处处理器器复位位时，，以太太网控控制器器也复复位。。热复位位：为为了保保证能能够完完全复复位，，可以以使用用热复复位方方法。。18h一一1Fh的的8个个地址址，为为复位位端口口，对对该端端口的的偶数数地址址读或或写入入任何何数，，都会会引起起以太太网控控制器器的复复位，，这种种方式式称为为热复复位。。88RTL8019的复复位中断状状态寄寄存器器中的的第7位RST跟复复位有有关，，它的的地址址为07h，位位于第第0页页，可可直接接读写写。在在以太太网控控制器器执行行了正正确复复位之之后该该位为为1。。一般般在复复位之之后检检查该该标志志位，，以确确认是是否复复位成成功。。89RTL8019寄存存器ⅠⅠ1.命命令寄寄存器器CR:地地址偏偏移量量是00h，长长度为为一个个字节节。位符号描述7，6PS1,PS0选择寄存器页00：0页01：1页10：2页11：3页（为RTL8019AS配置）5—3RD2—0表示要执行的功能000：不允许001：远程读取以太网控制器内存010：远程写入以太网控制器内存011：发送包1XX:中止/完成远程DMA2TXP要发送数据包时，要将该位置1，该位可能在发送完成后或者发送中止时内部清0，对该位写0操作无效1STA写STP组合使用0STP该位是停止命令。该位被置1，就停止接收或发送任何数据包，上电时该位为1。STA与STP组合使用，10：启动命令01：停止命令90RTL8019寄存存器ⅡⅡ(1)2.与与发送送／接接收相相关的的寄存存器:①PSTART：接接收缓缓冲区区的起起始页页地址址(位位于01h，在在第0页可可写，，在第第2页页可读读)。。②PSTOP：：接收收缓冲冲区的的结束束页地地址(该页页不用用于接接收，，位于于02h，，在第第0页页可写写，在在第2页页可读读)。。③BNRY：边边界寄寄存器器(作作为读读指针针使用用，位位于03h，在在第0页可可读写写)。。这个个寄存存器用用来避避免对对环形形接收收缓冲冲区中中数据据的错错误覆覆盖，，通常常用作作指针针，指指向接接收缓缓冲区区中已已经被被读取取的最最后一一个页页。④CURR：当当前页页寄存存器(作为为写指指针使使用，，位于于07h，，在第第1页页可读读写)。这这个寄寄存器器的内内容指指向接接收缓缓冲区区中第第一个个可用用于接接收新新数据据的页页面。。⑤DCR：：数据据配置置寄存存器。。将它它设置置为使使用FIFO缓缓存，，普通通模式式，8位数数据传传输模模式。。字节节顺序序为高高位字字节在在前，，低位位字节节在后后。91RTL8019寄存存器ⅡⅡ(2)⑥TPSR：为为发送送页的的起始始页地地址。。初始始化为为指向向第一一个发发送缓缓冲区区的页页。⑦RCR：：接接收配配置寄寄存器器，设设置为为使用用接收收缓冲冲区，，仅接接收与与自己己地址址相匹匹配的的数据据包(以及及广播播地址址数据据包)和多多点播播送地地址包包；小小于64字字节的的包和和校验验错的的数据据包将将被丢丢弃。。⑧TCR：：发送送配置置寄存存器，，启用用CRC(循环环冗余余校验验)自自动生生成和和校验验功能能，工工作在在正常常模式式。⑨RSAR0,1：：对存存储器器进行行操作作的起起始地地址寄寄存器器,RSAR0存放放低8位，，RSARl存存放高高8位位。⑩RBCR0,1：：对存存储器器操作作的字字节计计数寄寄存器器,RBCR0存放放低8位，，RBCRl存存放高高8位位。⑩TBCR0,1：：发送送字节节计数数器,这两两个寄寄存器器设置置了要要发送送数据据包中中的字字节个个数。TBCR0存放放低8位，，TBCRl存存放高高8位位。92RTL8019寄存存器ⅢⅢ3.其其他寄寄存器器:①IMR：：中断断屏蔽蔽寄存存器,设置置成0x00时时，屏屏蔽所所有的的中断断，设设置成成0xFF将允允许中中断。。②MAR0一MAR8：多点点播送地址址,可以全全写0xFF。③PAGE2的寄存存器是只读读的，不用用设置。PAGE3的寄存器器不是NE2000兼容的，，所以也不不用设置。。93RAM空间间结构以太网控制制器含有16KB的的RAM，，地址为0x4000—0x7FFF，每256个字节节称为一页页，共有64页。使用0x40—0x45作为为以太网控控制器的发发送缓冲区区，共6页页。使用0x46～0x5F作为为以太网控控制器的接接收缓冲区区，共32页。CURR和和BNRY寄存器是是以太网数数据收发中中用到的两两个最主要要的寄存器器，CURR和BNRY主要要用来控制制缓冲区的的存取过程程，保证能能顺次写入入和读出。。CURR是是以太网控控制器写接接收缓冲区区的指针。。BNRY指指向接收缓缓冲区中已已经被读取取的最后一一个页。94网卡的物理理地址在完成对寄寄存器的初初始化后，，还要对以以太网控制制器的物理理地址(即即48位的的以太网控控制器地址址)进行设设置。RAM地址址中的0x0000～0x000B的的12字节节是网卡的的物理地址址。网卡的的物理地址址本应该是是6个字节节的，这12字节是是单双地址址重复存储储的。0x000B后面的