lixuebin电磁兼容设计讲座

PCB可靠性设计授课：李学斌2009年PCB工程师培训材料不稳定因素干扰源敏感设备传播途径PCB设计理论知识PCB设计准备工作1、器件2、布局3、速率4、信号线5、电源6、时钟PCB的EMC分析基本定律克希霍夫定律：任何时域信号由源到负载的传输都必须构成一个完整的回路，一个频域信号由源到负载的传输都必须有一个最低阻抗的路径。法拉第电磁感应定律：

当穿过闭合导体回路所限定面积的磁通量发生变化时，在该回路上将产生感应电动势及其感应电流。感应电动势的大小与磁通量的变化率成正比，其方向总是阻止该回路磁通量的变化。布局1、按照电路信号的流程安排各个元件的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。A、D电路要分开2、以每个功能电路的核心元件为中心，围绕它来进行布局。尽量减少和缩短各元器件之间的引线和连接。3、尽可能缩短高频元件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。高速与低速数字电路分开布局4、某些元器件和导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。高压器件应尽量布置在调试时手不易接触的地方。5、对于信号线，一定要防止信号线间的耦合问题。骚扰源与敏感器件分开6、重量超过14g的元器件，应当用支架固定，热敏元件要远离发热元件。靠近边框4mm内不允许放置元件。7、对于电位器、可调电感、可调电容、微动开关等可调元件的布局，应考虑整机的结构要求，应放置在便于调节的地方。印制电路板的布局当高速、中速和低速数字电路混用时，在印制板上要给它们分配不同的布局区域。对低电平模拟电路和数字逻辑电路要尽可能地分离。背板的布局在各PCB板内部模拟地与数字地要分开，背板上的模拟地和数字地也要分开AD转换器的接地处理由于AD转换器的模拟地和数字地已在转换器内汇接，因此PCB的模拟地和数字地的汇接点应在转换器下。接地桥对于特别敏敏感的线路路或特别高高频的线路路，要采用用接地桥与与周围线路路隔离，同同时又可保保证参考电电平一致。。布线1、输入输输出导线应应尽量避免免相邻长距距离平行（（差分线除除外）。接接地线至少少应为1.5mm2、印制传传输线拐弯弯处一般走走圆弧型或或135··3、布线时时应避免使使用大面积积铜箔，如如必须使用用最好使用用栅格状，，并用过孔孔连接到地地。4、印制板板传输线的的最小宽度度由导线与与基板间的的粘附强度度及流过的的电流决定定的，也要要考虑阻抗抗的控制和和生产加工工能力。20-H原原则20－H原原则所有的具有有一定电压压的印制板板都会向空空间辐射电电磁能量，，为减小这这个效应，，印制板的的物理尺寸寸都应该比比最靠近的的接地板的的物理尺寸寸小20H，其中H是两个印印制板面的的间距。按按照一般典典型印制板板尺寸，20H一般般为3mm左右。2-W原则则当两条印制制线间距比比较小时，，两线之间间会发生电电磁串扰，，串音会使使有关电路路功能失常常。为避免免发生这种种干扰，应应保持任何何线条问距距不小于二二倍的印制制线条宽度度，即不小小于2W，W为印制线路路的宽度。。印制线条条的宽度取取决于线条条阻抗的要要求，太宽宽会减少布布线的密度度，增加成成本；大窄窄会影响传传输到终端端的信号的的波形和强强度。过孔过孔一般被被使用在多多层印制电电路版中。。当是高速速信号时，，过孔产生生1到4nH的电感感和0.3到0.8pF的电电容到路径径。因此，，当铺设高高速信号通通道时，过过孔应该被被保持到绝绝对的最小小。对于高高速的并行行线(例如如地址和数数据线)，，如果层的的改变是不不可避免，，应该确保保每根信号号线的过孔孔数一样。。45度角的的路径与过孔相似似，直角的的路径转动动应该被避避免，因为为它在内部部的边缘能能产生集中中的电场。。该场能产产生耦合到到相邻路径径的躁声，，因此，当当转动路径径时全部的的直角路径径应该采用用45度的的。短截线短截线产生生反射，同同时也潜在在增加波长长可分的天天线到电路路的可能。。虽然短截截线长度可可能不是任任何在系统统的已知信信号的波长长的四分之之一整数，，但是附带带的辐射可可能在短截截线上产生生共鸣。因因此，避免免在传送高高频率和敏敏感的信号号路径上使使用短截线线。印制板接地地首先，要建建立分布参参数的概念念，高于一一定频率时时，任何金金属导线都都要看成是是由电阻、、电感构成成的器件。。所以，接接地引线具具有一定的的阻抗并且且构成电气气回路，不不管是单点点接地还是是多点接地地，都必须须构成低阻阻抗回路进进入真正的的地或机架架。25mm长的典典型的印制制线大约会会表现15nH到20nH的的电感，加加上分布电电容的存在在，就会在在接地板和和设备机架架之间构成成谐振电路路。印制板接地地（续〕其次，接地地电流流经经接地线时时，会产主主传输线效效应和天线线效应。当当线条长度度为1／4波长时，，可以表现现出很高的的阻抗，接接地线实际际上是开路路的，接地地线反而成成为向外辐辐射的夭线线。最后，接地地板上充满满高频电流流和干扰场场形成的涡涡流，因此此，在接地地点之间构构成许多回回路，这些些回路的直直径（或接接地点间距距）应小于于最高频率率波长的1/20。。区域分割时钟电路电电磁兼容设设计技巧首先要进行行恰当的布布线，布线线层应安排排与整块金金属平面相相邻。这样样的安排是是为了产生生通量对消消作用。其次，时钟钟电路和高高频电路是是主要的干干扰和辐射射源一定要要单独安排排、远离敏敏感电路。。选择恰当的的器件是设设计成功的的重要因素素，特别在在选择逻辑辑器件时，，尽量选上上升时间比比五纳秒长长的器件，，决不要选选比电路要要求时序快快的逻辑器器件。时钟输出布布线时不要要采用向多多个部件直直接串行地地连接〔称称为菊花式式连接〕；；而应该经经缓存器分分别向其它它多个部件件直接提供供时钟信号号。高频时钟高频时钟（（20MHz以上的的时钟，或或上升沿少少于5ns的时钟））必须有地地线护送。。时钟的线宽宽至少10mil，，护送地线线的线宽至至少20mil。高高频信号线线的保护地地线两端必必需由过孔孔与地层相相连，且每每5cm左左右要打过过孔与地层层相连。时钟发送侧侧必须串接接一个22－220欧姆左右右的阻尼电电阻。（消消弱振铃））屏蔽问题在晶振／时时钟芯片下下加地敷铜铜防止串扰扰高频时钟地地线护送差分信号差分信号要要求在同一一层上且尽尽可能的靠靠近平行走走线，差分分信号之间间不允许插插入任何信信号。并要要求等长。。高频数字总总线频率在50MHz以以上的高频频数字总线线，应尽可可能考虑总总线中的每每条信号线线均串接一一个22-300欧欧姆左右的的阻尼电阻阻，频率在在75MHz以上时时，必须串串接阻尼电电阻。阻尼尼电阻必须须放在发送送侧并尽可可能靠近发发送器件。。逻辑电路的的使用凡是能不用用高速逻辑辑电路的地地方就不要要用高速逻逻辑电路。。注意在IC近端的电电源和地之之间加旁路路去耦电容容（一般为为104））。注意长线传传输过程中中的波形畸畸变。线间的电磁磁耦合对于磁场耦合来说，两电电路间的耦耦合情况与与干扰信号号的频率、、线路上流流动的电流流、线路间间的距离、、线路的离离地高度、、耦合路径径的长度以以及屏蔽层层的接地方方式有关。。对电容耦合来说，电路路间的耦合合情况同样样也与干扰扰信号的频频率、线间间距离、屏屏蔽情况、、线路上的的电压高低低等因素有有关。磁场耦合的的抑制方法法减小干扰源源和敏感电电路的环路路面积。最最好的办法法是使用双双绞线和屏屏蔽线，让让信号线与与接地线（（或载流回回路）扭绞绞在一起，，以便使信信号与接地地线（或载载流回路））之间的距距离最近。。增大线间的的距离，使使得干扰源源与受感应应的线路之之间的互感感尽可能地地小。如有可能，，使得干扰扰源的线路路与受感应应的线路呈呈直角（或或接近直角角）布线，，这样可大大大降低两两线路间的的耦合电场耦合的的抑制方法法增大线路间间的距离是是减小电容容耦合的最最好办法。。采用屏蔽层层，屏蔽层层要接地。。降低敏感线线路的输入入阻抗。这这对CMOS电路比比较有效，，这是因为为CMOS电路的输输入阻抗很很高，与静静电容分压压后，干扰扰信号加到到CMOS电路输入入端子上成成分很高。。如有可能能，在CMOS电路路的人口端端对地并联联一个电容容或一个阻阻值较低的的电阻，这这可以降低低线路的输输入阻抗，，从而降低低因静电容容而引入的的干扰。如有可能，，敏感电路路采用平衡衡线路作输输入，平衡衡线路不接接地。这样样干扰源对对平衡线路路人口所施施加的是共共模干扰，，利用平衡衡线路固有有的共模抑抑制能力，，克服干扰扰源对敏感感线路的干干扰。元器件的选选用元件组有引脚的和和无引脚的的元件。有引脚线元元件有寄生生效果，尤尤其在高频频时。该引引脚形成了了一个小电电感，大约约是1nH/mm/引脚。引引脚的末端端也能产生生一个小电电容性的效效应，大约约有4pF。因此，，引脚的长长度应尽可可能的短。。与有引脚的的元件相比比，无引脚脚且表面贴贴装的元件件的寄生效效果要小一一些。其典典型值为：：0.5nH的寄生生电感和约约0.3pF的终端端电容。电阻在放大器的的设计中，，电阻的选选择非常重重要。在高高频环境下下，电阻的的阻抗会因因为电阻的的电感效应应而增加。。因此，增增益控制电电阻的位置置应该尽可可能的靠近近放大器电电路以减少少电路板的的电感。在上拉/下下拉电阻的的电路中，，晶体管或或集成电路路的快速切切换会增加加上升时间间。为了减减小这个影影响，所有有的偏置电电阻必须尽尽可能靠近近有源器件件及他的电电源和地，，从而减少少PCB连连线的电感感。在稳压（整整流）或参参考电路中中，直流偏偏置电阻应应尽可能地地靠近有源源器件以减减轻去耦效效应（即改改善瞬态响响应时间））。在RC滤波网络络中，线绕绕电阻的寄寄生电感很很容易引起起本机振荡荡，所以必必须考虑由由电阻引起起的电感效效应电容1、旁路电电容2、去耦电电容3、储能电电容旁路电容旁路电容的的作用是从从元件或电电缆中转移移出不想要要的共模RF能量。。在电路路中产生一一个交流分分路，从而而消去进入入易敏感区区德那些不不需要的能能量。旁路路电容一般般作为高频频电路旁路路器件来减减少对电源源模块的瞬瞬态电流需需求，一般般10uf~470uf。去耦电容容用来滤除除高频器器件在PCB电电源或芯芯片电源源引脚上上引起的的辐射电电流。提提供一个个局部的的直流电电源给有有源器件件，以减减少开关关噪声在在板上的的传播并并抑制噪噪声对其其他芯片片的干扰扰。去耦电容容离芯片片越近越越好，原原则上集集成电路路的每一一个电源源引脚都都应布置置一个0.01uf的的瓷片电电容。去耦电容容与旁路路电容的的区别旁路是把把输入信信号中的的干扰作作为滤除除对象，，而去耦耦是把输输出信号号的干扰扰作为滤滤除对象象，防止止干扰信信号返回回电源。。这应该该是他们们的本质质区别。。电容谐振振如图所示示，电容容在低于于谐振频频率时呈呈现容性性，而后后，电容容将因为为引线长长度和布布线自感感呈现感感性。电容的谐谐振频率率表电容谐振振问题的的解决方方法采用一个个大容量量的电容容器与一一个小容容量的电电容器并并联的方方法可以以有效地地改善自自谐振频频率特性性，当大大容量的的电容器器达到谐谐振点时时，大电电容的阻阻抗开始始随频率率增加而而变大；；小容量量的电容容器尚未未达到谐谐振点，，仍然随随频率增增加而变变小并将将对旁路路电流起起主导作作用。多个去耦耦电容的的并联能能提供6dB增增益以抑抑制有源源器件开开关造成成的射频频电流。。两个电电容的取取值应相相差两个个数量级级以提供供更有效效的去耦耦（如0.1μμF+0.001μμF并联联）EMC设设计EMC设设计接地（Grounding)屏蔽(Shielding)滤波(Filtering)接地(Grounding)接地的目目的一是是防电击击，一是是去除干干扰。可可将接地地分为两两大类：：安全接地地(SafetyGrounding)信号接地地安全接地地(SafetyGrounding)安全接地地是指接接大地(Earthing)，也就就是将电电气设备备的外壳壳以低阻阻抗导体体连接大大当人员员意外触触及时不不易遭受受电击。。信号接地地信号接地地除提供供参考点点之外，，同时还还可以大大量消除除杂讯的的干扰。。由于杂杂讯本身身的特性性，考虑虑接地时时有不同同的处理理方法：：单点接地地多点接地地复合式接接地单点接地地系统或装装备上仅仅有一点点接地，，分为：：串联单点点接地；；并联单点点接地；；串联单点点接地若系统各各线路或或装备所所产生或或需要的的能量变变化太大大，则不不适用串串联单点点接地，，因为高高能量的的线路或或装备所所产生大大量的地地电位会会严重地地影响低低能量线线路或装装备的正正常运作作。并联单点点接地并联单点点接地最最大的缺缺点是耗耗时费料料，由于于接地线线太多太太长，以以至增加加各地阻阻抗，尤尤其在高高频范围围中更加加严重。。多点接地地在频率低低于10MHz时，较较适于单单点接地地。若在在高频(>10MHz)情况况下，由由于接地地线的长长度以及及接地电电路的影影响，故故单点接接地无法法达到去去除干扰扰的效果果，此时时就得使使用多点点接地。。此时接接地线的的长度亦亦应尽量量缩短。。下图各各接地点点可视为为机壳或或接地板板：复合式接接地复合式单单点接地地将线路路或装备备加以归归类，而而同时使使用串联联与并联联法，可可同时兼兼顾降低低杂讯以以及减化化施工与与节省用用料。机架系统统的接地地树（例例〕背板背板背板背板背板工作地电源地保护地注意由于频率率的关系系，无论论何种接接地方法法均应尽尽量缩短短接地线线，否则则其非但但增加阻阻抗，同同时更会会产生辐辐射杂讯讯，因其其作用有有如天线线，接地地线的长长度L<λ/20。。不论何种种接地法法，最大大的困扰扰均起自自于地电电流的产产生，因因此去除除地环路路就成了了设计者者的考验验。接地环路路下图即为为接地环环路的形形成：打破接地地环路的的方法数字地和和模拟地地分割常用的电电缆双绞线同轴电缆缆带状电缆缆注意之一一接地线愈愈短愈好好；电缆屏蔽蔽层终接接时应环环接；电子线路路中及低低频使用用时应规规划不同同的接地地系统以以配合不不同之回回路（Return））,如如信号、、屏蔽、、电源、、机壳或或组架。。唯这些些回路最最后可接接在一起起，然后后以单点点接地；；接地面应应具有高高传导性性（Conductivity）；；线路中之之元件若若经常产产生大量量的急变变电流，，则该线线路应备备有单独独的接地地系统，，或至少少应备有有单独之之回路，，以免影影响其它它线路。。低能量信信号之接接地应与与其它接接地隔离离；切忌双股股电缆分分开安装装；注意之二二低频宜采采用单点点接地系系统，高高频应采采用多点点接地系系统；良好的接接地系统统；减少由共共同导体体所引入入的杂讯讯电压，，尽量避避免产生生接地环环路；已接地的的放大器器接于未未接地之之电源，，其输入入导线之之屏蔽应应接于放放大器之之接地点点。若未未接地之之放大器器接于接接地之电电源，则则输入导导线之屏屏蔽应于于电源端端接地。。高增益益放大器器之屏蔽蔽应接于于放大器器之接地地点；若信号线线路两端端接地，，则所产产生的接接地环路路易受磁磁场及地地电位差差的干扰扰；去除接地地环路的的方法有有使用隔隔离变压压器、光光电耦合合器、差差动放大大器、扼扼流圈。。搭接的功功能搭接是在在两金属属之间建建立一低低阻抗通通路，其其目的在在为电流流提供一一均称的的结构体体以避免免干扰。。处理良好好的搭接接能彻底底发挥屏屏蔽与滤滤波的功功能，减减少接地地系统中中的射频频电位差差，以及及电流环环路，并并可防止止静电产产生，减减少雷击击与电磁磁脉冲的的危险，，同时能能防止人人员误遭遭电击。。然而未经经仔细处处理的搭搭接会增增加干扰扰的程度度，此诚诚不良之之设计较较不设计计为害更更甚。搭接的形形态直接搭接接：即搭接接体间之之直接连连接；间接搭接接：即搭接接体间以以金属导导线相连连，其适适合于经经常移动动的装备备，以及及将安装装防震垫垫〔ShockMounts〕的的装备，，间接搭搭接时应应特别注注意共振振效应（（ResonantEffect）,否否则引入入杂讯。。搭接的方方法有熔接(Welding)、、硬焊〔〔Brazing〕、、软焊（（Sweating））、砧接接〔Swaging〕〕、铆接接(Riveting)以及及螺丝连连接。搭接之处处理搭接时，，金属面面应予以以清洁，，不得有有油漆或或其它杂杂物，搭搭接完成成后，可可涂以油油漆或施施以其它它之防蚀蚀保护。。此外，，搭接时时应考虑虑不同金金属之电电化效应应，并应应尽量减减少接触触盐水、、汽油等等，以防防电能作作用。若电能特特性相去去甚远的的两金属属欲搭接接在一起起，应以以介于其其间的金金属为垫垫圈置于于该两金金属间，，铆接及及螺纹纹搭接接铆接有均匀匀、省省时的的优点点，但但其使使用弹弹性不不如以以螺钉钉搭接接，且且防蚀蚀能力力不如如熔接接、软软硬焊焊。铆铆接时时铆孔孔应与与铆钉钉紧密密接合合，铆铆孔边边不得得有油油漆。。螺纹搭搭接时应注注意垫垫圈材材料的的选择择及安安放位位置，，通常常均戴戴垫圈圈(LoadDistributionWasher)直接接置于于螺栓栓头（（BoltHead））或壳壳帽之之下，，而锁锁紧垫垫圈（（LockWasher））则应应置于于螺帽帽与均均戴垫垫圈之之间。。此外外，千千万别别将带带齿锁锁紧垫垫圈置置于两两搭接接金属属之间间。注意要有效效地达达到搭搭接的的功能能，应应使搭搭接的的金属属紧密密地连连接，，连接接面应应均匀匀、干干净，，其间间不得得有非非传导导性之之物质质。固固定时时应防防止变变形、、震动动、摇摇摆。。应尽尽量将将类似似金属属相搭搭接，，不得得已时时可使使用垫垫圈。。应尽尽量使使用直直接搭搭接，，若情情况不不许可可时得得使用用搭接接线，，惟使使用搭搭接线线时应应考虑虑：·线之之长度度愈短短愈好好，电电感电电容比比愈小小愈好好；·线之之电化化次序序应低低于搭搭接物物；·长宽宽比应应小于于5；；·应直直接与与搭接接物相相接；；·不得得使用用自攻攻螺纹纹（Self-TappingScrew））。屏蔽屏蔽能能有效效地抑抑制通通过空空间传传播的的电磁磁干扰扰。采采用屏屏蔽的的目的的有两两个：：一是是限制制内部部的辐辐射电电磁能能越过过某一一区域域；二二是防防止外外来的的辐射射进入入某一一区域域。屏蔽按按其机机理可可分为为电场场屏蔽蔽、磁磁场屏屏蔽和和电磁磁场屏屏蔽。。电场屏屏蔽的的机理理AABBC1C2UAUBUASC2C3C4图1：电场感应示意图图2：电场屏蔽作用的分析电场屏屏蔽的的设计计要点点为了获获得良良好的的电场场屏蔽蔽效果果，注注意以以下几几点是是必要要的：：屏蔽板板以靠靠近受受保护护物为为好，，而且且屏蔽蔽板的的接地地必须须良好好。此此举目目的是是增大大C4的值；；屏蔽板板的形形状对对屏蔽蔽效能能的高高低有有明显显影响响。例例如，，全封封闭的的金属属盒可可以有有最好好的电电场屏屏蔽效效果，，而开开孔或或带缝缝隙的的屏蔽蔽盒，，其屏屏蔽效效能都都会受受到不不同程程度的的影响响。此此举主主要是是影响响剩余余电容容C1′的值；屏蔽板板的材材料以以良导导体为为好，，但对对厚度度并无无要求求，只只要有有足够够强度度就可可以了了。磁场屏屏蔽的的机理理磁场屏屏蔽通通常是是对直直流或或甚低低频磁磁场的的屏蔽蔽，其其效果果比对对电场场屏蔽蔽和电电磁场场屏蔽蔽要差差得多多，因因此磁磁场屏屏蔽是是个棘棘手的的问题题。磁场屏屏蔽主主要是是依赖赖高导导磁材材料所所具有有的低低磁阻阻，对对磁通通起着着分路路的作作用，，使得得屏蔽蔽体内内部的的磁场场大大大减弱弱。H1H0磁场屏蔽的机理磁场屏屏蔽的的设计计要点点提高磁磁场屏屏蔽效效能的的主要要措施施有：：选用高高导磁磁率的的材料料，如如坡莫莫合金金；增加屏屏蔽体体的壁壁厚；；以上两两条均均是为为了减减少屏屏蔽体体的磁磁阻；；被屏蔽蔽的物物体不不要安安排在在紧靠靠屏蔽蔽体的的位置置上，，以尽尽量减减少通通过被被屏蔽蔽物体体体内内的磁磁通；；注意意磁磁屏屏蔽蔽体体的的结结构构设设计计，，凡凡接接缝缝、、通通风风孔孔等等均均可可能能增增加加磁磁屏屏蔽蔽体体的的磁磁阻阻，，从从而而降降低低屏屏蔽蔽效效果果。。为为此此，，可可以以让让缝缝隙隙或或长长条条形形通通风风孔孔循循着着磁磁场场方方向向分分布布，，这这有有利利于于屏屏蔽蔽体体在在磁磁场场方方向向的的磁磁阻阻减减小小；；磁场场屏屏蔽蔽的的设设计计要要点点（（续续〕〕对于于强强磁磁场场的的屏屏蔽蔽可可采采用用双双层层磁磁屏屏蔽蔽体体的的结结构构。。对对要要屏屏蔽蔽外外部部强强磁磁场场的的，，则则屏屏蔽蔽体体外外层层要要选选用用不不易易磁磁饱饱和和的的材材料料，，如如硅硅钢钢等等；；而而内内部部可可选选用用容容易易达达到到饱饱和和的的高高导导磁磁材材料料，，如如坡坡莫莫合合金金等等。。反反之之，，如如果果要要屏屏蔽蔽内内部部强强磁磁场场时时，，则则材材料料排排列列次次序序要要倒倒过过来来。。在在安安装装内内外外两两层层屏屏蔽蔽体体时时，，要要注注意意彼彼此此间间的的磁磁绝绝缘缘。。当当没没有有接接地地要要求求时时，，可可用用绝绝缘缘材材料料做做支支撑撑件件。。若若需需要要接接地地时时，，可可选选用用非非铁铁磁磁材材料料（（如如铜铜、、铝铝））做做支支撑撑件件。。但但从从屏屏蔽蔽体体能能兼兼有有防防止止电电场场感感应应的的目目的的出出发发，，一一般般还还是是要要接接地地的的。。电磁场屏蔽的的机理电磁屏蔽体对对电磁的衰减减主要是基于于电磁波的反反射和电磁波波的吸收两种种方式。H1/E1H0/E0电磁场屏蔽的机理电磁场屏蔽的的机理（续〕与前面已讲述述的电场屏蔽蔽及磁场屏蔽蔽的机理不同同，电磁屏蔽蔽对于电磁波波的衰减有三三种不同的机机理：当电磁波在到到达屏蔽体表表面时，由于于空气与金属属的交界面上上阻抗的不连连续，对入射射波产生的反反射。这种反反射不要求屏屏蔽材料必须须有一定厚度度，只要求交交界面上的不不连续；未被表面反射射掉而进入屏屏蔽体的能量量，在体内向向前传播的过过程中，被屏屏蔽材料所衰衰减。这种物物理过程被称称为吸收；在屏蔽体内尚尚未衰减掉的的剩余能量，，传到材料的的另一表面时时，在遇到金金属与空气不不连续的交界界面时，会形形成再次反射射，并重新返返回屏蔽体内内。这种反射射在两个金属属的交界面上上可能有多次次的反射。屏蔽效能的计计算屏蔽效能S＝＝A＋R＋B（dB）上式中A为吸吸收损耗，R为反射损耗耗，B为正或或负的修正项项；当A大于于15dB时时，B可忽略略不计，B是是由屏蔽体内内反射波所引引起的。上式中的各项项可以视为相相对于铜材料料的导电系数数σ和导磁率μ，频率f（Hz）以及所所存在的各种种物理参数的的函数。滤波滤波器的特性性插入损耗是在装置滤波波器前后负载载端所接收能能量之差异频率特性是在装置滤波波器时插入损损耗与频率之之对应值。阻抗匹配额定电压、电电流绝缘电阻尺寸、重量使用环境可靠性干扰的方式共模干扰是指电源线对对大地，或中中线对大地之之间的电位差差。差模干扰存在于电源相相线与中线之之间。滤波器的种类类常用的电源滤滤波器滤波器的安装装首先，滤波器器的外壳与设设备的金属机机壳要有可靠靠的接触。设设备的金属机机壳应该接大大地。其次，滤波器器引线与安装装位置也是很很有讲究的问问题。开关电源的EMI设计开关电源的设设计流程建立开关电源源布局的最好好方法与其电电气设计相似似，最佳设计计流程如下：：·放置变压器器或电感·设计电源开开关交流回路路·设计输出整整流交流回路路·连接输入信信号源电流电电路·设计输入电电流源回路和和输入滤波器器·设计输出负负载电流回路路和输出滤波波器主要回路布置置原则每个回路的三三种主要的元元件(滤波电电容、电源开开关或整流器器、电感或变变压器)应彼彼此相邻地进进行放置，调调整元件位置置使它们之间间的电流路径径尽可能短。。电源开关交流流回路、输出出整流交流回回路、输入信信号源电流回回路和输出负负载电流