集成电路设计的CAD系统的讲解

第六章

集成电路设计的CAD系统ICCAD系统概述ICCAD系统的发展第一代：60年代末：版图编辑和检查第二代：80年代初：原理图输入、逻辑模拟向下第三代：从RTL级输入向下，包括行为仿真、行为综合、逻辑综合等流行的CAD系统：Cadence,MentorGraphics,Viewlogic,Compass，Panda等

ICCAD系统的理想作用：实现完全的自动化设计，设计出各种各样的电路ICCAD系统的实际作用设计信息输入：语言输入编辑工具高层次描述的图形输入工具：VHDL功能图输入、逻辑图/电路图输入编辑、版图输入编辑设计实现：综合器设计验证：验证系统/电路符合功能/性能要求及设计规则要求模拟器进行模拟（仿真）分析设计规则的检查什么是模拟？对于设计输入抽象出模型，施加外部激励，观察输入，进行判断整个设计过程就是把高层次的抽象描述逐级向下进行综合、验证、实现，直到物理级的低层次描述，即掩膜版图。

各设计阶段相互联系，例如，寄存器传输级描述是逻辑综合的输入，逻辑综合的输出又可以是逻辑模拟和自动版图设计的输入，版图设计的结果则是版图验证的输入。

ICCAD系统介入了包括系统功能设计、逻辑和电路设计以及版图设计等在内的集成电路设计的各个环节主要内容系统描述及模拟综合逻辑模拟电路模拟时序分析版图设计的CAD工具计算机辅助测试技术器件模拟和工艺模拟系统描述与模拟：VHDL语言及模拟

VHDL语言出现背景

一种硬件描述语言（hardwaredescriptionlanguage）

广义地说，描述电子实体的语言：逻辑图，电路图

大规模电路的出现:逻辑图、布尔方程不太适用需要在更高层次上描述系统

出现多种HDL语言，为便于信息交换和维护，出现工业标准

通常指高层设计阶段描述硬件HDL语言的特点抽象地进行行为描述结构化语言：可以描述电子实体的结构多层次混合描述既可被模拟，又可被综合能提供VHDL模拟器的公司：Cadence、MentorGraphics、Viewlogic、Synopsys等大型EDA公司和CLSI、Model-Technology、Vantage等专门公司

VerilogVHDL语言基本概念：描述硬件电路，可以抽象地表示电路的行为和结构（完成什么功能，怎样组成）作用：对IC设计，支持从系统级到门和器件级的电路描述，并具有在不同设计层次上的模拟验证机制可作为综合软件的输入语言，支持电路描述由高层向低层的转换建模机制、模拟算法、模拟环境建模机制

基本结构行为描述结构描述VHDL语言的建模机制

——基本结构一个硬件单元在VHDL中看作一个设计实体实体外观实体说明：实体命名，实体与外部环境的接口描述，未涉及其内部行为及结构实体功能在结构体中实现

结构体：实体的输入-输出关系，实体的结构和行为描述对应一个实体说明可以有多个结构体，不同的实现方案功能描述：：行为描述数据流描述述结构描述混合描述Architecturebehavioralofhalf_adderis行为描述：：描述外部部行为beginprocessSUM<=A+B;CO<=AandB;waitonA,B;endprocess;endbehavioral;Architecturebehavioralofhalf_adderis数据流描描述，未未涉及具具体结构构beginSUM<=A+B;CO<=AandB;endbehavioral;Architecturebehavioralofhalf_adderiscomponentXOR元件的外外观说明明（表示示符号，，与实体体不同））port(I1:instd_logicI2:instd_logicO1:outstd_logic);endcomponent;componentAND2port(I1:instd_logicI2:instd_logicO1:out_std_logic);endcomponent;beginU1:XORportmap(A,B,SUM);元件引用用，生成成例元(标标号：元元件名端口映射射)U2:AND2portmap(A,B,CO);endbehavioral;VHDL语言的建建模机制制

———行为描描述电子实体体中的行为：反映信号号的变化化、组合合和传播播行为的特特点是信信号的延延迟和并并行性VHDL中描述行行为的基基本单位位是进程，由由进程语语句描述述。进程之间间是并行的，进程程内部是是顺序执执行的的。进程程语句本本身由一一系列的的顺序语语句组成成，顺序序语句发发生在该该进程被被激活的的同一时时刻信号：各各进程之之间的通通信，数数据通路路。信号号的状态态可能影影响与信信号相关关的进程程的状态态信号赋值值：模拟周期期：在时时刻t，从一些些信号更更新、若若干进程程被激活活到进程程被挂起起信号在一一个模拟拟周期完完成求值值，延迟迟td后更新值值，td是信号延延迟，也也称DELTA延迟，在在同一模模拟时刻，发生生t,t+td，t+2td，….多个模拟拟周期进程并行行：每个进程程仅在满满足一定定条件的的某个时时刻被激激活，同同一时刻刻可以有有多个进进程被激激活对于串行行机，模模拟时钟钟在每个个时刻停停下，直直到每个个时刻被被激活进进程全被被处理完完延迟描述述：反映映时序，，建立精精确的电电路硬件件模型什么是延延迟？传输延迟迟惯性延迟迟：输入信号号在指定定延迟时时间内保保持不变变，元件件的输出出端才有有响应。。进程为行行为的基基本单元元信号作为为系统进进程之间间的数据据通路各进程并并行执行行VHDL语言的建建模机制制

———结构描描述结构描述述：若干干部件用用信号线线互连形形成一个个实体部件：：对某某元件件的调调用（（例元元）一个结结构体体由若若干例例元互互连而而成元件：：某个个实体体的某某种结结构，，只有有外观观说明明（元元件说说明语语句））一个元元件说说明，，代表表一种种类型型的元元件，，是一一个符符号元件调调用：：元件件例化化语句句<例元元标号号>:<元元件名名><外观观映射射表>结构描描述中中的信信号：：连接接例元元，值值传递递例元的的输出出值变变化会会影响响以此此信号号为输输入的的其他他例元元元件例例化语语句可可以并并行Architecturebehavioralofhalf_adderiscomponentXOR元件的的外观观说明明（表表示符符号，，与实实体不不同））port(I1:instd_logicI2:instd_logicO1:outstd_logic);endcomponent;componentAND2port(I1:instd_logicI2:instd_logicO1:out_std_logic);endcomponent;beginU1:XORportmap(A,B,SUM);元件引引用，，生成成例元元(标标号：：元件件名端口映映射)U2:AND2portmap(A,B,CO);endbehavioral;元件配配置元件例例化语语句生生成例例元引引用的的是元元件，，不是是实体体，实实体结结构中中的例例元应应该同同实在在的实实体设设计相相对应应，进进行元元件配配置，，指出出使用用的实实体和和结构构体FOR<元件标号>:<元元件名>USEENTITY<库名>.<实体名>（结构构名）标号例元所所引用的元元件对应于于某指定库库的某实体体和某结构构体Architecturestructural_viewOFfull_adderISComponenthalf_adderPORT(in1,in2:INStd_logic;sum,carry:OUTStd_logic);EndComponent;Componentor_gatePORT(in1,in2:INStd_logic;sum,carry:OUTStd_logic);EndComponent;Signala,b,c:Std_logic;说明连接元元件所用的的内部信号号Beginu1:half_adderPORTMAP(x,y,b,a);u2:half_adderPORTMAP(c_in,b,sum,c);u3:or_gatePORTMAP(c,a,c_out);Endstructural_view;Configurationpartsoffull_adderISForstructural_viewForu1,u2:half_adderUSEENTITYWORK.half_adder(behav);EndFor;Foru3:or_gateUSEENTITYWORK.or_gate(arch1);EndFor;EndFor;Endparts;实体FULL_ADDER的配置，命命名为PARTS，采用结构体体structural_view作为实体体full-adder的结构体体，该结结构体中中例化的的两个元元件u1，u2采用实体体half-adder，，结构体behav来源于WORK库，u3采用实体or-gate，结构体arch1来源于WORK库VHDL语言言的模拟算法法面向事件的模模拟算法：同同一时刻活跃跃信号占全部部信号的15%，为提高高效率，仅对对发生事件的的信号进行计计算，对于不不发生事件的的信号则不进进行计算几个概念什么是事件？？信号的逻辑辑值发生变化化动态的全局事事件表：记录信号事件件和时间事件件，可更新。。信号事件：信信号驱动产生生的事件；时间事件：进进程由于等待待时间条件而而挂起的事件件激活进程：与与电路中某变变化的信号相相关的进程，，相应的信号号称为敏感信信号。进程可以被敏敏感信号、等等待时间、激激活条件激活活。用户：语言输输入，模拟器器模拟综合概念：从设计计的高层次向向低层次转换换的过程，是是一种自动设设计的过程一种专家系统统分类：系统级综合高级综合RTL级综合：行为为综合（软件件：Synopsys，Ambit）逻辑综合物理综合（逻逻辑图或电路路图到版图，，严格说应该该是同级驱动动）高级综合设计的算法级级描述转换为为RTL级描述核心：分配（（ALLOCATION））和调度（SCHEDULING））分配：给定性性能、面积/功耗条件下下，确定硬件件资源：执行行单元、存储储器、控制器器、总线等，，产生数据通通道调度：确定这这些结构的操操作次序根据控制流图图和调度中产产生的状态信信息，利用传传统的RTL/逻辑综合技术术综合出控制制器部分目标：找到代代价最小的硬硬件结构，使使性能最佳综合过程：输入的行为描描述编译中间数据结构构数据流综合子子系统、控制制流综合子系系统数据通道和控控制部分（RTL级网表）模模拟拟验证RTL两级工艺映射射工艺相关的结结构逻辑图自动生生成逻辑图模模拟拟验证综合系统组成成：编译器、、模拟器、数数据流综合子子系统、控制制流综合子系系统、工艺映映射系统逻辑辑图自动生成成系统工艺映射：已已知工艺无关关的结构描述述、目标工艺艺及一组设计计约束，在满满足设计约束束条件下，在在物理域上实实现同一层次次的结构描述述。（不丢结结构信息，增增加工艺数据据）算法级不适用用，RTL级（宏单元）），逻辑级（（标准单元或或门阵单元、、FPGA、PLD等）综合中的优化化问题（黑箱箱）：资源共共享、连接优优化、时钟分分配等优化化目目标标：：面面积积、、速速度度、、功功耗耗、、可可测测试试性性逻辑辑综综合合概念念：：由给给定定的的逻逻辑辑功功能能和和性性能能要要求求，，在在一一个个包包含含许许多多结结构构、、功功能能、、性性能能已已知知的的逻逻辑辑元元件件的的逻逻辑辑单单元元库库支支持持下下，，确确定定出出由由一一定定逻逻辑辑单单元元组组成成的的逻逻辑辑结结构构输入入：：逻逻辑辑设设计计描描述述；；输输出出：：逻逻辑辑网网表表或或逻逻辑辑图图综合合过过程程：：1.设设计计描描述述2.设设计计编编译译3.逻辑辑化化简简和和优优化化：：完完成成逻辑辑结结构构的的生生成成与与优优化化，满满足足系系统统逻逻辑辑功功能能的的要要求求。。4.利利用用给给定定的的逻逻辑辑单单元元库库进进行行工工艺艺映映射射，，对对生生成成的的逻逻辑辑网网络络进进行行元元件件配配置置，，进进而而估估算算速速度度、、面面积积、、功功耗耗，，进进行行逻逻辑辑结结构构的的性能能优优化化5.得得到到逻逻辑辑网网表表综合合中中的的优优化化问问题题（（黑黑箱箱））：：优化化目目标标：：面面积积、、速速度度、、功功耗耗、、可可测测试试性性可综综合合的的输输入入描描述述：：VHDL、、Verilog、、HardwareC逻辑辑模模拟拟逻辑辑模模拟拟的的基基本本概概念念：：将将逻逻辑辑设设计计输输入入到到计计算算机机，，用用软软件件方方法法形形成成硬硬件件的的模模型型，，给给定定输输入入波波形形，，利利用用模模型型算算出出各各节节点点和和输输出出端端的的波波形形，，判判断断正正确确否否主要要作作用用：：验验证证逻逻辑辑功功能能和和时时序序的的正正确确性性分类：根据据所模拟逻逻辑单元规规模的大小小寄存器传输输级模拟：：总体操作作正确性功能块级模模拟：加法法器、计数数器、存储储器等门级模拟：：基本逻辑辑单元：门门、触发器器等开关级模拟拟：晶体管管：后仿真真主要介绍功功能块级和和门级逻辑辑模拟几个概念什么是逻辑辑功能？输输入和输出出之间的逻逻辑关系，，不考虑与与时间的关关系。举例例：什么是时序序？考虑与与时间的关关系，输入入和输出之之间与与时间有关关系组合逻辑和和时序逻辑辑组合逻辑：：输出只决决定于同一一时刻各输输入状态的的组合，与与以前状态态无关特点：输入与与输出间无反反馈途径；电电路中无记忆忆单元时序逻辑电路路：输出与输输入状态有关关，还与系统统原先状态有有关特点：输入与与输出间有反反馈途径；电电路中有记忆忆单元逻辑模拟（续续）设计输入方法法：逻辑综合合的结果；原原理图输入；；逻辑描述语语言主要作用：验证逻辑功能能的正确性，，真值表（first-step）延迟模拟：时时序的正确性性，预先检查查是否有尖峰峰、竞争冒险险现象(secondstep)竞争冒险：从门的输入到到输出存在延延迟，不同门门的延迟不同同，不同通路路上的延迟不不同，引起电电路出现错误误的输出举例：两个路径在不不同时刻到达达：竞争；输输出的干扰脉脉冲：冒险主要环节：逻逻辑模拟模型型、设计输入入、模拟算法法逻辑模拟模型型元件的延迟模模型和信号模模型元件的延迟模模型：检查时时序关系、反反映竞争和冒冒险等现象；；调用的门单单元中已含有有不同延迟模模型信息零延迟：检查查逻辑关系正正确性，组合合逻辑和同步步时序单位延迟：逻逻辑关系正确确性指定延迟：不不同元件或不不同的元件类类型指定不同同的延迟；指指定上升、下下降时间；尖尖峰分析最大-最小延延迟：分析竞竞争惯性延迟：可可抑制尖峰连线延迟：加加到门延迟中中；门之间加加入延迟元件件等不同要求的逻逻辑模拟调用用不同的延迟迟信息快速模拟：验验证逻辑功能能单位延迟指定延迟最大或最小延延迟详细模拟：检检查竞争冒险险等情况双延迟模型逻辑模拟模型型（续）信号模型：逻逻辑模拟中信信号的逻辑值值和信号强度度信号值:实际电路，逻逻辑状态是0和1在逻辑模拟中中为了反映信信号状态的过过渡过程，模模拟出竞争冒冒险，引入新新的状态值三值模拟0，1，（不定态：记忆忆元件等未指指定的初始态态、不可预测测的振荡态、、无关态等））真值表检测静态冒险险（静态0冒险险和1冒险））不能检测动态态冒险逻辑模拟模型型（续）四值模拟0，1，，Z（高阻态：信号号与其源断开开后的状态，，如单向开关关）真值表五值模拟、八八值模拟等，，但逻辑状态态过多，模拟拟速度变慢逻辑模拟模型型（续）信号强度：处处理线连逻辑辑关系：多个个元件输出信信号线直接相相连，汇集点点与信号的关关系信号强度：信信号驱动能力力，高强度信信号占优势。。如果强度相等等信号值不同同，线连点强强度不变，信信号值未知。。逻辑描述逻辑图输入：：复杂电路（（专门的输入入编辑工具））对综合得到的的逻辑网表可可以直接模拟拟逻辑描述语言言：不同的逻逻辑模拟器不不同不同的设计层层次不同门级逻辑描述述：逻辑的详详细细节，门门、触发器等等逻辑元件及及其相互连接接逻辑元件的描描述：类型、、功能、延迟迟、负载等连接关系：线线路图可以嵌套，反反映层次关系系以GFLS系系统的描述语语言为例，NOT：A1＝(A)B1=(B)NAND：AB1=(A，B1)BA1=(B，A1)X=AXB(AB1，BA1)逻辑模拟算法法编译方式和表表格驱动方式式编译方式将逻辑电路编编译转换成一一组指令代码码。元件按功功能编成子程序，，按相互间连连接关系以一一定顺序将子子程序连成总的可可执行程序。。元件的计算顺顺序编排输入端为0级级，元件的级级数等于所有有前级元件最最大级数加1；不考虑延迟，，只能模拟组组合逻辑电路路和可忽略竞竞争冒险的同同步时序电路路逻辑模拟算法法（续）表格驱动方式式将逻辑电路转转换成表格：：电路描述表表、元件类型型表；元件的扇入扇扇出表、信号号线表考虑延迟，可可模拟异步时时序采用面向事件件模拟：与VHDL模拟算法类似似，信号驱动动的是元件对于较大规模模的电路：高速逻辑模拟拟器：软件硬硬件化，并行行处理，模拟拟速度提高1000倍电路模拟电路设计：根根据电路性能能确定电路结结构和元件参参数，没有自动设计计软件设计人员根据据电路性能要要求，初步确确定电路结构构和元件参数数，利用电路路模拟软件进进行模拟分析析，判断修改改电路模拟：根据电路的拓拓扑结构和元元件参数将电电路问题转换换成适当的数数学方程并求求解，根据计计算结果检验验电路设计的的正确性模拟对象：元元件优点：不需实际元件件、可作各种种模拟甚至破破坏性模拟电路模拟（续续）在集成电路设设计中起的作作用：版图设计前的的电路设计，，保证电路正正确(包括电电路结构和元元件参数)有单元库支持持：单元事先先经过电路模模拟无单元库支持持的全定制设设计：由底向向上，首先对对单元门电路路进行电路设设计、电路模模拟，依此进进行版图设计计，直至整个个电路后仿真：考虑虑了寄生参数数，由电路模模拟预测电路路性能典型软件：SPICE、、HSPICE以SPICE为例电路模拟的基基本功能软件基本结构构电路描述电路模拟的基基本功能可处理的元器器件：电阻、电容、、电感、互感感、独立电流流源、电压源源、传输线、、四种受控源源、四种器件件（二极管、、双极管、结结型场效应管管、MOS）等可完成的分析析功能：直流分析：典典型的是求解解直流转移特特性(.DC)，输入加扫描电电压或电流，，求输出和其其他节点（元元件连接处））电压或支路路电流；还有有.TF、.OP、.SENSE交流分析(.AC)：以频率为变变量，在不同同的频率上求求出稳态下输输出和其他节节点电压或支支路电流的幅幅值和相位。。噪声分析和和失真分析瞬态分析(.TRAN)：以时间为为变量，输入入加随时间变变化的信号，，计算输出和和其节点电压压或支路电流流的瞬态值。。温度特性分析析(.TEMP)：不同温度度下进行上述述分析，求出出电路的温度度特性电路模拟拟软件的的基本结结构五部分组组成：输输入处理理、元器器件模型型处理、、建立电电路方程程、方程程求解和和输出处处理电路模拟拟软件的的基本结结构输入处理理：主要要完成对对输入文文件进行行编译，，词法语语法检查查、存储储输入数数据、其其他（元元件预处处理等））模型处理理：元器器件的数数学模型型：用数数学公式式描述器器件的电电流电压压特性、、与物理理参数和和工艺参参数的关关系主要是非非线性元元件的模模型：如如MOS、、BJT、二极管等等这些模型型编入模模型库，，可调用用；也可可自行定定义后加加入模型库库电路模拟拟的精度度：模型型精度、、参数选选取电路模拟拟软件的的基本结结构（续续）建立电路路方程根据电路路结构、、元件参参数、分分析要求求，建立立方程依据的基基本原理理是欧姆姆定律和和基尔霍霍夫定律律（解释释）建立的方方法很多多，以节节点法为为例方程求解解数值解法法：线性性代数方方程组解解法、非非线性方方程组解解法、常微分方方程组解解法线性电路路的直流流分析：：选主元元的高斯斯消去法法或LU分解法非线性电电路的直直流分析析：对非非线性元元件进行行线性化化处理，，迭代方法法交流分析析：线性性电路、、非线性性电路，，处理同同上瞬态分析析：常微微分方程程组，通通过数值值积分转转换输出处理理：选择输出出内容和和输出方方式（表表格和曲曲线）电路描述述较大规模模电路，，一般用用电路图输输入，相应的的编译程程序转换换为电路路描述语语言再进进行模拟拟。电路描述述语言：描述电电路结构构、元件件参数、、器件模模型、电电路运行行环境、、分析类类型和输输出要求求等电路描述述前首先先要画好好电路图图，节点点编号（（接地节节点零号号，其他他正整数数）SPICE的描述语语言：电路拓扑扑（网表表）采用模型型（元件件属性））仿真内容容控制电路描述述举例CMOSINVERTERDCTRANS.CHARACTERISTICSVCC205VIN10M13122MOD1L=2UW=18UM23100MOD2L=2UW=10U.MODELMOD1PMOSLEVEL=3VTO=1NSUB=2E15UO=166.MODELMOD2NMOSLEVEL=3VTO=1NSUB=2E15UO=550.DCVIN050.1.PLOTDCV(3).END元件语语句：：元件名名与与之之相连连的节节点号号（D，G，S，G）元件参参数(模型型名，，模型型语句句与元元件语语句分分开)相比与与SPICE，HSPICE特点快速收收敛；；具有多多种精精确的的器件件模型型；采用层层次化化方法法命名名节点点；可以为为多种种分析析类型型输出出波形形图；；可以依依据电电路性性能要要求和和测量量数据据进行行参数优优化，自动动产生生模型型参数数和元元器件件值；；具有良良好的的建立立单元元库的的功能能；可以进进行统统计容容差分分析，，分析析元件件及模模型参参数变变化对对电路路性能能的影影响；；允许Monto-Carlo分析，，支持持最坏坏情况况(worse-case)设计计PSPICE特点点允许许用用户户改改变变内内建建器器件件模模型型模拟拟A/DD/A灵活活MC模拟拟作业业：：1.试试述述面面向向事事件件的的模模拟拟算算法法的的基基本本思思路路。。2.列列出出逻逻辑辑模模拟拟中中的的主主要要延延迟迟模模型型，，并并给给出出简简单单说说明明。。3.用用SPICE模拟拟软软件件模模拟拟一一个个E/DNMOS反相相器器的的直直流流输输出出特特性性，，请请写写出出相相应应的的输输入入文文件件。。时序序分分析析逻辑辑模模拟拟的的基基本本单单元元是是门门或或功功能能块块，，一一定定程程度度上上反反映映竞竞争争、、冒冒险险等等现现象象，，模模拟拟速速度度比比SPICE快快三三个个量量级级，，但但精精度度不不够够，，各各节节点点电电流流、、电电压压不不知知电路路模模拟拟的的基基本本单单元元是是晶晶体体管管、、电电阻阻、、电电容容等等元元器器件件，，可可以以较较精精确确地地获获得得电电路路中中各各节节点点的的电电压压或或电电流流，，但但对对于于较较大大的的电电路路，，很很多多的的迭迭代代求求解解需需要要很很大大的的存存储储空空间间和和很很长长的的计计算算时时间间时序序分分析析介介于于两两者者之之间间，，可可提提供供详详细细的的波波形形和和时时序序关关系系，，比比SPICE快快二二个个量量级级，，精精度度低低10%，，但但比比带带延延迟迟的的逻逻辑辑模模拟拟要要高高得得多多器件件级级时时序序分分析析：：基本本原原理理：：简简化化了了器器件件模模型型，，采采用用查查表表技技术术，，关关键键电电学学量量与与工工作作条条件件的的关关系系以以表表格格形形式式反反映映算法法上上：：单单步步迭迭代代，，不不求求解解联联立立方方程程，，超超松松弛弛牛牛顿顿迭迭代代法法加加速速收收敛敛混合合模模拟拟：：结结合合三三者者特特点点，，对对影影响响电电路路性性能能的的关关键键部部分分进进行行电电路路模模拟拟，，其其他他部部分分用用逻逻辑辑模模拟拟和和时时序序分分析析版图图设设计计的的CAD工工具具版图图设设计计：：根据据电电路路功功能能和和性性能能要要求求及及工工艺艺限限制制（（线线宽宽、、间间距距等等）），，设设计计掩掩膜膜版版图图输入入：：可可以以是是原原理理图图、、网网表表；；可可以以直直接接编编辑辑版版图图输出出：：版版图图版图设计的重重要性：电路功能和性性能的物理实实现尺寸减小后，，连线延迟直直接决定芯片片速度。布线线方案、从而而布局方案很很重要——芯芯片面积、、速度版图设计的目目标：连线全部实现现，芯片面积积最小，性能能优化（连线线总延迟最小小）CAD工具分类（按按工作方式分分）：自动设设计、半自动动设计、人工工设计；版图图验证与检查查用的大多是启启发式算法版图的自动设设计概念：通过CAD软件，，将逻辑描述述自动转换成成版图描述成熟的自动版版图设计包括括基于门阵列列、标准单元元、PLA的的布图系统，，BBL布图图系统也在发发展中典型的ICCAD软件件，如Cadence、、Mentor、Compass、、Panda等设计系统统中都有自动动版图设计功功能自动版图设计计过程自动版图设计计过程（续））逻辑划分概念：功能划划分原则：功能块块面积和端子子数满足要求求，使功能块块数目或总的的外连接数最最小基本思想：连连接度大的元元件放在同一一功能块中划分算法：简简单连接度法法、分配法、、Lin法等布局规划布局规划：根根据电路网表表、估计的芯芯片的大体面面积和形状、、各功能块的的大体形状面面积、功能块块的数目、输输入/输出数数目等，对设设计的电路进进行物理划分和预预布局。先进行初始始规划（initializefloorplan）），产生输入/输输出行，单元元区行以及布布线网格等，，然后进行行行调整、芯片片面积调整、、布线网格调调整，并进行行预布局，初初步确定各功功能块的形状状面积及相对对位置、I/O位置以及芯片片形状尺寸，，而且可以从从总体上考虑虑电源、地线线、数据通道道分布（datapathplan）自动布局布局概概念：：按电路路功能能、性性能、、几何何要求求，放放置各各部件件目标：：芯片面面积最最小、、性能能优化化过程：：初始布布局、、布局局迭代代改善善初始布布局：：单元元选择择：与与已安安置单单元连连接度度最大大的单单元；；向前前看U步单元安安置：：选择择与已已安置置单元元距离离最短短的位位置作作为选选出单单元的的安置置位置置（连线线长度度计算算方法法：最小生生成树树；最最小斯斯坦纳纳树；；最小小链；；最小小矩形形半周周长））布局迭迭代：：选择择一个个单元元或单单元集集，将将位置置与候候选位位置交交换，，对新新布局局计算算判断断判断标标准：：连线线总长长度、、布线线均匀匀性自动布布线概念：：满足足工艺艺规则则、布布线层层数限限制、、线宽宽、线线间距距限制制和各各线网网可靠靠绝缘缘等，，根据据电路路的连连接关关系进进行连连线，，100%连通通，使使芯片片面积积最小小布线质质量评评价：：布通率率100%布线面面积最最小布线总总长度度最小小通孔数数少（（解释释）布线均均匀布线算算法面向线线网的的算法法：先定线线网的的布线线顺序序，每每次布布一个个线网网，达达到当当前最最优或或准优优问题：：存储储量大大，难难以布布线网网多、、布线线密度度大的的情况况线网定定序法法：短短线法法、干干扰度度法典型布布线算算法：：李氏氏法、、线探探索法法等（（解释释）面向布布线区区的算算法：：并行算算法，，整体体规划划，在在布线线区达达到总总体最最优或或准优优；但但对通通道形形状有有一定定要求求，适适应性性较差差过程：：总体布布线：：通道道划分分和线线网分分配线网分分配：：依据据通道道容量量、布布线密密度；；详细布布线（（通道道布线线）：：对对分配配到通通道区区底线线网网确确定在在通道道区的的具体体位置置自动设设计很很大程程度上上受限限于近近似算算法与与版图图结构构可作人人工调调整：：未布布的单单元、、线、、布线线过密密处可作压压缩处处理布局布布线算算法的的发展展时延驱驱动算算法0.8微米米工艺艺：连连线延延迟与与门延延迟已已经相相当对深亚亚微米米电路路，布布图优优化目目标由由芯片片面积积最小小，调调整到到连线线总延延迟最最小，，性能能优化化，布布图中中引入入时延延模型型、时时延分分析：：多层布布线算算法版图的的半自自动设设计：：符号号式版版图设设计用符号号进行行版图图输入入，通通过自自动转转换程程序转转换（（压缩缩功能能）；；可不不考虑虑设计计规则则版图的的人工工设计计用于底底层单单元设设计、、单元元库单单元设设计、、模拟拟电路路设计计等方方面进行行版版图图输输入入编编辑辑，，考考虑虑设设计计规规则则版图图检检查查与与验验证证原因因：：人人工工介介入入、、版版图图引引入入物物理理因因素素包括括：：DRC、、ERC、、LVS、、后后仿仿真真版图图检检查查与与验验证证（（续续））DRC：：设计计规规则则检检查查（（最最小小线线宽宽、、最最小小图图形形间间距距、、最最小小接接触触孔孔尺尺寸寸、、栅栅和和源源漏漏区区的的最最小小交交叠叠等等））实现现：：通通过过图图形形计计算算（（线线和和线线间间的的距距离离计计算算））DRC软件件用户户：：编编写写DRC文件件，，给给出出设设计计规规则则ERC：：检查查电电学学规规则则，，检检测测出出没没有有电电路路意意义义的的连连接接错错误误，，（（短短路路、、开开路路、、孤孤立立布布线线、、非非法法器器件件等等）），，介介于于设设计计规规则则与与行行为为级级分分析析之之间间，，不不涉涉及及电电路路行行为为实现现：：提提取取版版图图网网表表，，ERC软件件网表表提提取取工工具具：：逻逻辑辑连连接接复复原原版图图检检查查与与验验证证（（续续））LVS：：网表表一一致致性性检检查查概念念：：从从版版图图提提取取出出的的电电路路网网表表与与从从原原理理图图得得到到的的网网表表进进行行比比较较，，检检查查两两者者是是否否一一致致。。作用用与与特特点点：：主主要要用用于于保保证证进进行行电电路路功功能能和和性性能能验验证证之之前前避避免免物物理理设设计计错错误误。。可以以检检查查出出ERC无法法检检查查出出的的设设计计错错误误，，也也可可以以实实现现错错误误定定位位实现现：：网网表表提提取取，，LVS软件版图检查查与验证证（续））后仿真：：考虑版图图引入的的寄生量量的影响响，进行行后仿真真，保证证版图能能满足电电路功能能和性能能的要求求后仿真对对象参数提取取程序提提取出实实际版图图参数和和寄生电电阻、寄寄生电容容等寄生生参数，，进一步步生成带带寄生参参数的器器件级网网表提取得到到寄生参参数文件件和单元元延迟文文件结合合，通过过延迟计计算器生生成一个个延迟文文件，把把该延迟迟文件反反标（back-annotation））到网表中中通过参数数提取直直接得到到一个与与路径延延迟相关关的延迟迟文件，，进行反反标后仿真（（续）软件支持持：数字电路路对提取出出的带寄寄生参数数的器件件级网表表进行开开关级模模拟或SPICE模拟实现现；大规模的的电路，，用时序序分析找找到关键键路径，，对关键键路径进进行SPICE模拟；由提取得得到的延延迟文件件反标到到门级网网表，进进行相应应的仿真真（如Verilog门级仿真真等）。。模拟电路路SPICE模拟提取取出的带带寄生量量的器件件级网表表制版专用制版版设备：：光学图图形发生生器、电电子束制制版机基本原理理：光学图形形发生器器：光阑阑位置和和尺寸可可变，一一般是矩矩形的，，作用在在涂胶的的铬版上上；版图图图形分分割成矩矩形，并并进行排排序，这这些数据据控制光光阑的尺尺寸和位位置的变变化电子束制制版机：：控制电电子束的的扫描进进行暴光光制版分辨辨率高，，适合小小尺寸电电路制版版CAD软件生成成的版图图数据需需通过一一定接口口程序转转换成制制版设备备的输入入格式，，才能用用于制版版版图数据据交换格格式通用格式式：GDSII、CIF、、EDIFGDSII：二进制流流，占空空间少，，但可读读性差CIF：：可读性强强，用文文本命令令表示掩掩膜分层层和图形形，有图图样调用用功能，，可进行行层次性性描述。。举例：：LCPB长宽中中心点点方向向B6025304011；器件模拟拟集成电路路的基础础是器件件，但目目前不能能从电学学性能和和工艺水水平自动动设计器器件，只只能进行行模拟分分析器件模拟概念念：给定器件结构构和掺杂分布布，采用数值值方法直接求求解器件的基基本方程，得得到DC、AC、、瞬态特性和某某些电学参数数器件模拟作用用：结构、工艺参参数对器件性性能的影响———性能预测测物理机制研究究：分析无法法或难以测量量的器件性能能可为SPICE模拟提供模型型参数与工艺模拟集集成可直接分分析工艺条件件对器件性能能的影响器件模拟软件支持：一一维、二维、、三维TMAMEDICI、、SILVACO、ISE、CADDETH、、PISCES、DAVANCI以MEDICI为例基本原理基本方程：泊泊松方程、电电子和空穴连连续性方程、、热扩散方程程、电子和空空穴的漂移/扩散方程（（能量输运方方程）;求求解基本本量：,N,P,Tn,Tp,T偏微分方程，，进行离散化化，网格划分分（影响精度度和速度）;离散后后得到非线性性方程组，用用Newton法、Gummel法等方法求解解所用模型器件模拟基本功能可处理的器件件类型：二极极管、BJT、MOS、多层结构、光光电器件、可可编程器件等等可模拟的材料料：多种，不不限于硅、二二氧化硅可完成的电学学分析：DC、AC、、瞬态、热载流流子、光电等等等可获得的电学学特性和电参参数端特性：I-V；电容-V等内部特性：浓浓度分布、电电势电场分布布等电参数：阈值值电压、亚阈阈斜率、薄层层电阻等器件模拟输入文件用户与软件的的接口器件结构（包包括电极）材料掺杂选用模型与算算法计算内容输出举例工艺模拟实验流片来确确定工艺参数数，周期长，，成本高，工工艺模拟可改改善这一问题题工艺模拟概念念：对工艺过程建建立数学模型型，在某些已已知工艺参数数的情况下，，对工艺过程程进行数值求求解，计算经经过该工序后后的杂质浓度分布布、结构特性变化化（厚度和宽度度变化）或应力变化（氧化、薄膜膜淀积、热过过程等引起））。作用优化工艺流程程、工艺条件件；预测工艺参数数变化对工艺艺结果的影响响缩短加工周期期，提高成品品率软件支持：SUPREM；SUPREM-IV：二维工艺模拟基本内容可处理的工艺艺过程：离子子注入、预淀淀积、氧化、、扩散、外延延、低温淀积积、光刻、腐腐蚀等高温过程：杂杂质分布；氧氧化、外延还还需考虑厚度度变化、界面面移动非高温过程：：结构变化，，（除离子注注入）可处理多层结结构，可处理理的材料：单单晶硅、多晶晶硅、二氧化化硅、氮化硅硅、氮化氧硅硅、钛及钛硅硅化物、钨及及钨硅化物、、光刻胶、铝铝等可掺杂的杂质质：硼、磷、、砷、锑、镓镓、铟、铝工艺模型输出：厚度、、杂质分布、、电参数（薄薄层电阻、电电导率等）工艺模拟输入文件结构说明语句句参数语句工序语句算法语句输出语句注释语句举例ICCAT技术测试目的：加加工过程中电电路筛选，用用户验收产生错误的原原因：芯片加工过程程中的物理故故障（信号线线开路、短路路）使用条件或环环境引起的故故障（器件老老化、环境温温度、湿度变变化或光、射射线等的干扰扰）故障处理冗余技术故障障检检测测和和定定位位：：通通过过加加测测试试向向量量，，观观察察输输出出结结果果，，判判断断测试试问问题题：：测测试试向向量量生生成成、、故故障障诊诊断断（（检检测测和和定定位位））、、可可测测性性设设计计在建建立立故故障障模模型型的的基基础础上上，，生生成成测测试试向向量量利利用用故故障障模模拟拟器器，，计计算算测测试试向向量量的的故故障障覆覆盖盖率率，，根根据据获获得得的的故故障障辞辞典典进进行行故故障障定定位位对于于一一些些难难测测故故障障进进行行可可测测性性设设计计，，使使测测试试生生成成和和故故障障诊诊断断比比较较容容易易实实现现，，故障障模模型型固定定型型：：元元件件的的某某个个输输入入、、输输出出端端被被固固定定在在逻逻辑辑0(s-a-0)或逻逻辑辑1(s-a-1)，，不改改变变拓拓扑扑桥接接故故障障：：短短路路，，可可能能改改变变逻逻辑辑关关系系开路路故故障障如果果固固定定型型故故障障的的覆覆盖盖率率达达到到90%以以上上，，测测试试向向量量集集可可用用于于检检测测其其他他类类型型的的故故障障。。典型型的的测测试试向向量量自自动动生生成成系系统统几几乎乎都都是是采采用用固固定定型型故故障障模模型型。。测试试向向量量生生成成概念念：：考