数字电路(第三章组合逻辑电路)

第三章组合逻辑电路3.1概述组合逻辑电路：电路任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。时序逻辑电路：电路任意时刻的输出不仅取决于该时刻的输入，而且与电路原来的状态有关。1精选ppt2精选ppt3.2组合逻辑电路的分析和设计方法3.2.1组合逻辑电路分析方法组合逻辑电路分析：它的功能是什么？分析步骤：1）根据逻辑电路图，写出输出变量对应于输入变量的逻辑函数表达式。由输入端逐级向后递推。2）列出组合逻辑电路真值表3）写出逻辑功能说明3精选ppt组合逻辑电路分析举例（单输出组合电路）写出逻辑式4精选ppt真值表分析：当四个输入有偶数个“1”（包括全“0”），L3输出为1；而有奇数个“1”时，输出为“0”。电路功能：四输入偶校验器A1A2A3A4L1L2L300001110001100

11111115精选ppt组合逻辑电路分析举例（多输出组合电路）6精选ppt真值表功能分析：半加器S：A、B两数相加C：进位位可作为运算器基本部件7精选ppt3.2.2组合逻辑电路的设计方法根据给出的逻辑问题，设计组合逻辑电路去满足提出的逻辑功能要求。设计步骤：1）根据输入输出变量的逻辑规定，列出满足逻辑要求的真值表2）根据真值表列出逻辑函数3）化简逻辑函数4）作出逻辑电路图（最简“与或”形式，一般用与非门）8精选ppt3.2.3组合逻辑电路的设计举例例题：射击游戏每人打三枪，一枪打鸟，一枪打鸡，一枪打兔子。规则：打中两枪得奖（其中有一枪必须是鸟）A—打中鸟、B—打中鸡、C—打中兔子。9精选ppt与非门实现10精选ppt多变量输出组合逻辑设计举例A、B、C三个车间，M、N两台发动机，M是N的2倍。1个车间开工，启动N发动机；2个车间开工，启动M发动机；3个车间开工，启动M、N发动机。11精选ppt12精选ppt13精选ppt3.3常用组合逻辑电路编码器译码器数据选择器比较器加法器函数发生器14精选ppt3.3.1编码器编码器：将有特定意义的输入数字信号或文字符号信号，编成相应的若干位二进制代码形式输出的组合逻辑电路。1）普通编码器普通编码器，任何时刻只允许输入一个编码信号。15精选ppt3位二进制编码器真值表16精选ppt17精选ppt任何时刻，I0~I7当中仅有一个取值为1只有8种状态18精选ppt2）优先编码器优先编码器：在同时存在两个或两个以上的输入信号时，优先编码器按优先级高的输入信号编码，优先级低的则不起作用。74147：优先编码的8421BCD编码器16脚集成芯片：输入信号，“0”有编码信号，“1”没有：是8421BCD码输出信号，以反码表示19精选ppt74147真值表20精选ppt

优先级最高，当为0，则不管有无输入信号，均按输入编码，输出为9（0110反码）21精选ppt8线—3线优先编码器7414816脚集成芯片：选通输入端：选通输出端：片优先编码输出端22精选ppt23精选ppt74LS148真值表24精选ppt当使能输入信号时，禁止编码。时允许编码，优先级最高，最低。为使能输出端，它只在允许编码（），而本片又没有编码信号时为0。为片优先编码输出端，它在允许编码（），且有编码信号时为0。均可在扩展功能时应用。25精选ppt试用两片74LS148接成16—4优先编码器74LS148（1）74LS148（2）26精选ppt输入信号：低电平有效74148（1），禁止编码74148（1）接片2，只有高位均无编码输入信号时，才允许低位输入编码信号。高位片（1）作为编码输出的第四位。27精选ppt3-3-2译码器译码器：将每一组二进制代码译成对应的输出高、低电平信号。译码是编码的反操作。常用译码电路：二进制译码器二—十进制译码器显示译码器28精选ppt3-3-2-1二进制译码器二进制译码器（变量译码器）：输入是一组二进制代码（n个输入变量），输出是与输入代码一一对应的高、低电平信号（2n）。3线—8线译码器29精选ppt二极管组成译码电路30精选ppt31精选ppt三位二进制译码器32精选ppt74139双二线—四线译码器33精选ppt34精选ppt74LS138三线—八线译码器（1）输入缓冲器：A2、A1、A0三输入端，电路内部加六个反向器，形成A2、A1、A0互补信号。这六个门组成输入缓冲级。（2）具有使能端（Enable）：EN=0，封锁译码器输出，译码器处于“禁止”状态。EN=1，译码器选通，处于“工作”状态。当S1=1、时，EN=1。35精选ppt74LS138三线—八线译码器真值表36精选ppt37精选ppt38精选ppt74LS138三线—八线译码器的应用（1）扩大译码器输入变量数。扩展四线—十六线译码器39精选ppt当D3=0时，片1工作，片2禁止（S1=0），0000~0111译码由输出。当D3=1时，片2工作，片1禁止（），1000~1111译码由输出。二进制译码又叫最小项译码：每个译码输出对应一个最小项。40精选ppt利用1只139，4只138构造5-32译码器41精选ppt（2）构成数据分配器74LS138又是一个三地址数据分配器。输入数据：1路，接；、输出数据：8路。根据地址信号（A2、A1、A0），将一路输入数据，分配在相应的输出线上。若D如图输入，输入数据原码分配在相应输出线上；若D由S1输入，输入数据反码分配在相应输出线上。42精选ppt（3）构成函数发生器利用74LS138实现：最小项形式：43精选ppt3-3-2-2码制变换译码器码制变换译码器：将一种代码形式转换成另一种代码形式的译码器二—十进制译码器：将输入的BCD的10个代码译成10个相应的高低电平输出信号。74LS142：二—十进制译码器，低电平输出有效。输入1010~1111，为伪码均无低电平信号产生。拒伪码功能44精选ppt3-3-2-3显示译码器七段字符显示器公共阴极连接45精选pptBCD—七段字符显示器译码器将输入的BCD码，翻译成可以用七段码显示器显示的显示代码。46精选ppt47精选ppt48精选ppt7448BCD—七段字符显示器译码器A3、A2、A1、A0：BCD码输入；Ya~Yg：译码输出；

：试灯输入；：灭灯输入；：动态灭灯输入；：动态灭灯输出；、相连。三个使能端：、、49精选ppt使能端：，一个是输入，一个是输出，什么时候作为输入，什么时候作为输出是我们关心的。正常工作状态：

译码器正常工作。作为输出，输出“1”。其他工作状态：（1）试灯输入：不论，A3~A0为何值，输出a~g全为“1”。数码管全部点亮。50精选ppt（2）灭灯输入：（和连在一起）将作为输入，并输入“0”，则无论、、A3~A0为何值，a~g均熄灭（该功能用来控制是否显示）。（3）动态灭灯：在，时，如果A3、A2、A1、A0为0000，则a~g均为0，各段熄灭。而A3~A0为非0000时，照常显示。（4）动态灭灯输出：（和连在一起）当，或者且，A3~A0为0000时，该输出端为0。51精选ppt52精选ppt输入0000、0000、0010、00004号片处于动态灭灯状态，若输入为0000，则输出为0，使得3号片也处于动态灭灯状态，2号片输入不为0，则输出为1，1号片输入0予以显示。53精选ppt3-3-3数据选择器一、数据选择器工作原理数据选择器：在选择输入（地址）控制下，多路选择开关从一组输入数据选出某一个传输至输出端。数据选择器与数据分配器功能相反。译码器可以作为数据分配器使用。54精选ppt数据选择器和数据分配器功能比较55精选ppt74LS153：双四选一数据选择器56精选pptA1、A0：地址输入；D10~D13：四数据输入端；：附加控制端。Y：选择数据输出端。57精选ppt地址控制58精选ppt为附加控制端，数据选择器工作，数据选择器禁止（输出封锁为低电平）。A0=0，传输门TG1，TG3导通，TG2，TG4截止；当A1=0，TG5导通，TG6截止。当A1，A0=00时，TG1、TG5导通，D10送至或非门输入端。此时，TG6，TG2，TG4截止，数据D11、D12、D13和或非门之间没有通路。59精选ppt60精选ppt数据选择器的应用1）数据传送：多位并行数据输入，转换成串行数据输出16选1数据选择器计数器61精选ppt构成总线串行数据传送系统数据选择器数据分配器62精选ppt数据采集系统地址：7FF8H~7FFFH16位地址：寻址范围64k。63精选ppt用两个4选1数据选择器接成8选1数据选择器A2=0，选择器1工作，选择D0~D3，Y1输出；选择器2禁止，输出低电平。A2=1，选择器2工作，选择D4~D7，Y2输出；选择器1禁止，输出低电平。2）构成多路选一选择器64精选ppt65精选ppt用5个4选1数据选择器接成16选1数据选择器2-4译码器DCBA=0000DCBA=110166精选ppt二地址输入，4选1数据选择器逻辑关系（功能函数）：逻辑函数：3）构成函数发生器67精选ppt设：A1=B、A0=C、D0=、D1=D2=A、D3=168精选ppt试用8选1数据选择器产生三变量逻辑函数8选1数据选择器功能函数：69精选ppt两式对照，令：A2=A，A1=B，A0=C，D0=D3=D5=D7=1D1=D2=D4=D6=0变量A、B、C对应A2、A1、A070精选ppt71精选ppt试用8选1数据选择器74151实现逻辑函数：L（A，B，C，D）=m0+m2+m7+m8+m1374151的输出函数：72精选ppt此时，令：L=Y，B=A2，C=A1，D=A0，比较L和Y两式得出：73精选ppt3-3-4加法器1）1位加法器半加器不考虑来自低位的进位，将两个1位二进制数相加。称为半加。半加器：实现半加运算的电路。半加器逻辑关系式如下：S：A、B相加和；CO：向高位进位74精选ppt半加器真值表75精选ppt全加器全加：两个二进制数相加，还要考虑来自低位的进位，三个数相加。全加器：实现全加运算的电路。76精选ppt可以用与或非门实现77精选ppt2）多位加法器串行进位加法器依次将低位全加器的进位输出端CO接到高位全加器的进位输入端CI，构成串行进位加法器。78精选ppt设计代码转换电路，8421码输入，余3码输出真值表79精选ppt令：B3B2B1B0输入001180精选ppt3.12用3—8译码器74LS138和门电路设计一位二进制全减电路输入被减数A1、减数B1、来自低位的借位J0；输出两数差D1、向高位借位J1。81精选ppt82精选ppt3.23试用4位并行加法器74LS283设计一个加/减运算电路，当控制信号M=0时，它将两个输入的4位二进制数相加，当控制信号M=1时，它将两个输入的4位二进制数相减。允许附加必要的门电路。二进制减法操作可通过先求出减数的补数再加上被减数求得求补：取反加1忽略加法后的进位83精选ppt芯片1、芯片2分别为具有三态功能的反相器和传输门。M=0，芯片1封锁，芯片2工作，实现4位二进制加功能；M=1，芯片2封锁，芯片1工作，实现4位二进制减功能；84精选ppt3-3-5数值比较器1）1位数值比较器3种情况：（原码输出）A>B：，A<B：，A=B：A⊙B=1，A⊙B和对应。85精选ppt1位数值比较器真值表（原码输出）86精选ppt87精选ppt1位数值比较器反码输出情况：88精选ppt反码输出89精选ppt2）多位数值比较器4位数值比较器简化真值表90精选ppt91精选ppt92精选ppt93精选ppt3-4组合逻辑电路的竞争—冒险现象3-4-1竞争—冒险现象及其成因组合电路因门电路存在延迟及传输波形畸变，会产生非正常的干扰脉冲。它们有时会影响电路的正常工作，这种现象称为：竞争—冒险。门电路的延迟是产生这种现象的根本原因