计算机组成原理3

计算机组成原理第三章数字电路和逻辑电路基础机械工业出版社计算机组成原理黄颖等主编huangying@第3章逻辑代数基础3.1逻辑代数的三种基本运算3.2逻辑代数的基本定律和规则3.3复合逻辑3.4逻辑函数的两种标准形式3.5逻辑函数的代数化简法3.6逻辑函数的卡诺图化简3.7非完全描述逻辑函数的化简3.1逻辑代数的三种基本运算

3.1.1逻辑变量与逻辑函数逻辑是指事物因果之间所遵循的规律。为了避免用冗繁的文字来描述逻辑问题，逻辑代数采用逻辑变量和一套运算符组成逻辑函数表达式来描述事物的因果关系。逻辑代数中的变量称为逻辑变量，一般用大写字母A、B、C、…表示，逻辑变量的取值只有两种，即逻辑0和逻辑1。0和1称为逻辑常量。但必须指出，这里的逻辑0和1本身并没有数值意义，它们并不代表数量的大小，而仅仅是作为一种符号，代表事物矛盾双方的两种状态。逻辑函数与普通代数中的函数相似，它是随自变量的变化而变化的因变量。因此，如果用自变量和因变量分别表示某一事件发生的条件和结果，那么该事件的因果关系就可以用逻辑函数来描述。数字电路的输入、输出量一般用高、低电平来表示，高、低电平也可以用二值逻辑1和0来表示。同时数字电路的输出与输入之间的关系是一种因果关系，因此它可以用逻辑函数来描述，并称为逻辑电路。对于任何一个电路，若输入逻辑变量A、B、C、…的取值确定后，其输出逻辑变量F的值也被惟一地确定了，则可以称F是A、B、C、…的逻辑函数，并记为3.1.2三种基本运算

1.与运算(逻辑乘)

与运算(逻辑乘)表示这样一种逻辑关系：只有当决定一事件结果的所有条件同时具备时，结果才能发生。例如在图2-1所示的串联开关电路中，只有在开关A和B都闭合的条件下，灯F才亮，这种灯亮与开关闭合的关系就称为与逻辑。如果设开关A、B闭合为1，断开为0，设灯F亮为1，灭为0，则F与A、B的与逻辑关系可以用表3-1所示的真值表来描述所谓真值表，就是将自变量的各种可能的取值组合与其因变量的值一一列出来的表格形式。图2-1与逻辑实例表3-1与逻辑运算真值表ABF000110110001与逻辑可以用逻辑表达式表示为F=A·B

在逻辑代数中，将与逻辑称为与运算或逻辑乘。符号“·”表示逻辑乘，在不致混淆的情况下，常省去符号“·”。在有些文献中，也采用∧、∩及&等符号来表示逻辑乘。实现与逻辑的单元电路称为与门，其逻辑符号如图3-2所示，其中图(a)为我国常用的传统符号，图(b)为国外流行的符号，图(c)为国标符号(见附录一)。图3-3是一个2输入的二极管与门电路。图中输入端A、B的电位可以取两种值：高电位+3V或低电位0V。设二极管为理想开关，并规定高电位为逻辑1，低电位为逻辑0，那么F与A、B之间逻辑关系的真值表与表3-1相同，因而实现了F=A·B的功能。图3-2与门的逻辑符号图3-3二极管与门2.或运算(逻辑加)图3-4或逻辑实例表3-2或逻辑运算真值表ABF000110110111或逻辑可以用逻辑表达式表示为F=A+B

或逻辑也称为或运算或逻辑加。符号“+”表示逻辑加。有些文献中也采用∨、∪等符号来表示逻辑加。实现或逻辑的单元电路称为或门，其逻辑符号如图2-5所示，其中图(a)为我国常用的传统符号，图(b)为国外流行的符号，图(c)为国标符号(见附录一)。图3-6是一个2输入的二极管或门电路。图中输入端A、B的电位可以取两种值：高电位+3V或低电位0V。设二极管为理想开关，并规定高电位为逻辑1，低电位为逻辑0，则F与A、B之间逻辑关系的真值表与表3-2相同，因此实现了F=A+B的功能。图3-5或门的逻辑符号图3-6二极管或门

3.非运算(逻辑反)

非运算(逻辑反)是逻辑的否定：当条件具备时，结果不会发生；而条件不具备时，结果一定会发生。例如，在图3-7所示的开关电路中，只有当开关A断开时，灯F才亮，当开关A闭合时，灯F反而熄灭。灯F的状态总是与开关A的状态相反。这种结果总是同条件相反的逻辑关系称为非逻辑。非逻辑的真值表如表3-3所示，其逻辑表达式为通常称A为原变量，A为反变量。图3-7非逻辑实例AF0110表3-3非逻辑运算真值表图3-8非门逻辑符号图3-9三极管非3.2逻辑代数的基本定律和规则3.2.1基本定律

1.变量和常量的关系式逻辑变量的取值只有0和1，根据三种基本运算的定义，可推得以下关系式。0-1律：A·0=0A+1=1自等律：A·1=AA+0=A重叠律：A·A=AA+A=A互补律：A·A=0A+A=1

2.与普通代数相似的定律交换律A·B=B·AA+B=B+A结合律(A·B)·C=A·(B·C)(A+B)+C=A+(B+C)分配律A·(B+C)=AB+ACA+BC=(A+B)(A+C)

以上定律可以用真值表证明，也可以用公式证明。例如，证明加对乘的分配律A+BC=(A+B)(A+C)。证：(A+B)(A+C)=A·A+A·B+A·C+B·C=A+AB+AC+BC=A(1+B+C)+BC=A+BC因此有A+BC=(A+B)(A+C)3.逻辑代数中的特殊定律反演律(DeMorgan定律)：还原律：表3-4反演律证明AB000110111110111010001000

3.2.2三个重要规则

1.代入规则任何一个逻辑等式，如果将等式两边所出现的某一变量都代之以同一逻辑函数，则等式仍然成立，这个规则称为代入规则。由于逻辑函数与逻辑变量一样，只有0、1两种取值，所以代入规则的正确性不难理解。运用代入规则可以扩大基本定律的运用范围。例如，已知A+B=A·B(反演律)，若用F=B+C代替等式中的B，则可以得到适用于多变量的反演律，即

2.反演规则对于任意一个逻辑函数式F，如果将其表达式中所有的算符“·”换成“+”，“+”换成“·”，常量“0”换成“1”，“1”换成“0”，原变量换成反变量，反变量换成原变量，则所得到的结果就是。称为原函数F的反函数，或称为补函数。

反演规则是反演律的推广，运用它可以简便地求出一个函数的反函数。例如：若则若则运用反演规则时应注意两点：①不能破坏原式的运算顺序——先算括号里的，然后按“先与后或”的原则运算。②不属于单变量上的非号应保留不变。

3.对偶规则对于任何一个逻辑函数，如果将其表达式F中所有的算符“·”换成“+”,“+”换成“·”，常量“0”换成“1”，“1”换成“0”，而变量保持不变，则得出的逻辑函数式就是F的对偶式，记为F′(或F*)。例如：以上各例中F′是F的对偶式。不难证明F也是F′对偶式。即F与F′互为对偶式。任何逻辑函数式都存在着对偶式。若原等式成立，则对偶式也一定成立。即，如果F=G,则F′=G′。这种逻辑推理叫做对偶原理，或对偶规则。必须注意，由原式求对偶式时，运算的优先顺序不能改变，且式中的非号也保持不变。观察前面逻辑代数基本定律和公式，不难看出它们都是成对出现的，而且都是互为对偶的对偶式。例如，已知乘对加的分配律成立，即A(B+C)=AB+AC，根据对偶规则有，A+BC=(A+B)(A+C)，即加对乘的分配律也成立。2.2.3若干常用公式1.合并律在逻辑代数中，如果两个乘积项分别包含了互补的两个因子(如B和B)，而其它因子都相同，那么这两个乘积项称为相邻项。合并律说明，两个相邻项可以合并为一项，消去互补量。

2.吸收律

A+AB=A

证： A+AB=A(1+B)=A·1=A

该公式说明，在一个与或表达式中，如果某一乘积项的部分因子(如AB项中的A)恰好等于另一乘积项(如A)的全部，则该乘积项(AB)是多余的。证：该公式说明，在一个与或表达式中，如果一个乘积项(如A)取反后是另一个乘积项(如的因子，则此因子是多余的。证：推论：该公式及推论说明，在一个与或表达式中，如果两个乘积项中的部分因子互补(如AB项和AC项中的A和A)，而这两个乘积项中的其余因子(如B和C)都是第三个乘积项中的因子，则这个第三项是多余的。3.3复合逻辑3.3.1复合逻辑运算和复合门1.与非、或非、与或非逻辑运算与非逻辑运算是与运算和非运算的组合，即或非逻辑运算是或运算和非运算的组合，即与或非逻辑运算是与、或、非三种运算的组合，即图3-10与非门、或非门和与或非门的逻辑符号

(a)与非门；(b)或非门；(c)与或非门

2.异或和同或逻辑运算异或逻辑的含义是：当两个输入变量相异时，输出为1；相同时输出为0。是异或运算的符号。异或运算也称模2加运算。异或逻辑的真值表如表3-5所示，其逻辑表达式为ABF000110110110表3-5异或逻辑真值表图3-11异或门和同或门的逻辑符号(a)异或门；(b)同或门同或逻辑与异或逻辑相反，它表示当两个输入变量相同时输出为1；相异时输出为0。⊙是同或运算的符号。同或逻辑的真值表如表3-6所示，其逻辑表达式为ABF000110111001表3-6同或逻辑真值表由定义和真值表可见，异或逻辑与同或逻辑互为反函数，即不仅如此，它们还互为对偶式。如果，G=A⊙B，不难证明F′=G,G′=F。因此可以将“”作为“⊙”的对偶符号，反之亦然。由以上分析可以看出，两变量的异或函数和同或函数既互补又对偶，这是一对特殊函数。表3-7常用异或和同或运算公式此外，(A的个数为偶数)(A的个数为奇数)目前数字系统中普遍使用TTL和CMOS集成电路。TTL集成电路工作速度高、驱动能力强，但功耗大、集成度低；MOS集成电路集成度高、功耗低。超大规模集成电路基本上都是MOS集成电路，其缺点是工作速度略低。目前已生产了BiCMOS器件，它由双极型晶体管电路和MOS型集成电路构成，能够充分发挥两种电路的优势，缺点是制造工艺复杂。3.4常用逻辑器件小规模集成电路(SSI-SmallScaleIntegration)，每片组件内包含10~100个元件(或10~20个等效门)。中规模集成电路(MSI-MediumScaleIntegration)，每片组件内含100~1000个元件(或20~100个等效门)。大规模集成电路(LSI-LargeScaleIntegration)，每片组件内含1000~100000个元件(或100~1000个等效门)。超大规模集成电路(VLSI-VeryLargeScaleIntegration)，每片组件内含100000个元件(或1000个以上等效门)。目前常用的逻辑门和触发器属于SSI，常用的译码器、数据选择器、加法器、计数器、移位寄存器等组件属于MSI。常见的LSI、VLSI有只读存储器、随机存取存储器、微处理器、单片微处理机、位片式微处理器、高速乘法累加器、通用和专用数字信号处理器等。此外还有专用集成电路ASIC，它分标准单元、门阵列和可编程逻辑器件PLD。PLD是近十几年来迅速发展的新型数字器件，目前应用十分广泛，

1.三态门普通TTL门的输出只有两种状态——逻辑0和逻辑1，这两种状态都是低阻输出。三态逻辑(TSL)输出门除了具有这两个状态外，还具有高阻输出的第三状态(或称禁止状态)，这时输出端相当于悬空。图3-17(a)是一种三态与非门的电路图，其符号如图3-17(b)所示。从电路图中看出，它由两部分组成。上半部分是三输入与非门，下半部为控制部分，是一个快速非门，控制输入端为G，其输出F′一方面接到与非门的一个输入端，另一方面通过二极管VD1和与非门的V3管基极相连。图3-17三态与非门电路、符号及真值表三态门有两种控制模式：一种是控制端G为低电平时，三态门工作，G为高电平时禁止，如图3-18(a)所示；另一种是控制端G为高电平时三态门工作，G为低电平时禁止，如图3-18(b)所示。图3-18各种三态逻辑门的符号三态门的主要用途是可以实现在同一个公用通道上轮流传送n个不同的信息，如图3-19(a)所示，这个公共通道通常称为总线，各个三态门可以在控制信号的控制下与总线相连或脱离。挂接总线的三态门任何时刻只能有一个控制端有效，即一个门传输数据，因此特别适用于将不同的输入数据分时传送给总线的情况。也可以利用三态门实现双向传输，如图3-19(b)所示。当G=0时，1门工作，2门禁止，数据从A传送到B；当G=1时，1门禁止，2门工作，数据可以从B传送到A。图3-19三态门应用2.二进制编码器用文字、符号或数码表示特定对象的过程称为编码。在数字电路中用二进制代码表示有关的信号称为二进制编码。实现编码操作的电路就是编码器。按照被编码信号的不同特点和要求，有二进制编码器、二—十进制编码器、优先编码器之分。

用n位二进制代码对N=2n个一般信号进行编码的电路，叫做二进制编码器。例如n=3，可以对8个一般信号进行编码。这种编码器有一个特点：任何时刻只允许输入一个有效信号，不允许同时出现两个或两个以上的有效信号，因而其输入是一组有约束(互相排斥)的变量。

现以三位二进制编码器为例，分析编码器的工作原理。图4-9是三位二进制编码器的框图，它的输入是I0~I78个高电平信号，输出是三位二进制代码F2、F1、F0。为此，又把它叫做8线—3线编码器。输出与输入的对应关系如表4-6所示。图4–9三位二进制8线—3线编码器框图表4–6三位二进制编码器的真值表输入输出I0I1

I2

I3I4I5I6I7F2F1F0100000000100000000100000000100000000100000000010000000010000010100111001011101113.译码器

(1)二进制译码器二进制译码器有n个输入端(即n位二进制码)，2n个输出线。常见的MSI译码器有2—4译码器、3—8译码器和4—16译码器。图4-13为2—4译码器的逻辑电路及逻辑符号，其功能表如表4-9所示，图4-13中A1、A0为地址输入端，A1为高位。为状态信号输出端，Yi上的非号表示低电平有效。E为使能端(或称选通控制端)，低电平有效。当E=0时，允许译码器工作，中有一个为低电平输出；当E=1时，禁止译码器工作，所有输出均为高电平。一般使能端有两个用途：一是可以引入选通脉冲，以抑制冒险脉冲的发生(参看本章4.4节)；二是可以用来扩展输入变量数(功能扩展)。2—4译码器逻辑电路及符号表2—4译码器功能表图为3—8译码器的逻辑符号，功能表如表4-10所示。图中，A2、A1、A0为地址输入端，A2为高位。为状态信号输出端，低电平有效。E1和E2A、E2B为使能端。由功能表可看出，只有当E1为高，E2A、E2B都为低时，该译码器才有有效状态信号输出；若有一个条件不满足，则译码不工作，输出全为高。图3—8译码器逻辑符号表4–103—8译码器功能表图4–18数据选择器框图及等效开关4.数据选择器数据选择器又称多路选择器(Multiplexer,简称MUX)，其框图如图4-18(a)所示。它有2n位地址输入、2n位数据输入、1位输出。每次在地址输入的控制下，从多路输入数据中选择一路输出，其功能类似于一个单刀多掷开关，见图4-18(b)。常用的数据选择器有2选1、4选1、8选1、16选1等。图4-19是4选1数据选择器的逻辑图及符号，其中D0~D3是数据输入端，也称为数据通道；A1、A0是地址输入端，或称选择输入端；Y是输出端；E是使能端，低电平有效。当E=1时，输出Y=0，即无效，当E=0时，在地址输入A1、A0的控制下，从D0~D3中选择一路输出，其功能表见表4-13。表4–134选1MUX功能表EA1

A0Y1000000011011××D0D1D2D30图4–194选1MUX图4–208选1MUX逻辑符号EA2

A1A0Y100000000×××000001010011100101110

1110D0D1D2D3D4D5D6D7图5-7D触发器逻辑符号

5.D触发器表5–5D触发器状态转移真值表DQn+10101

Qn

Qn+1D000110110101表5–6Ｄ触发器激励表3.5阵列逻辑电路ROM只能读取数据，而不能写入信息。ROM的特点就是具有非易失性，即在一定条件下将二值数据写入ROM后，这些数据不会因为芯片掉电而损失，所以在计算机的BIOS中就使用ROM来存储相关函数。只读存储器按照编程方式可以划分为掩模式ROM，PROM，EPROM，E2PROM和FlashMemory等。RAM可以根据需要随时向存储器里写入数据或者从中读取数据，根据所采用的存储单元工作原理的不同，可以将随机存储器分为静态随机存储器（SRAM）和动态随机存储器（DRAM）。3.5.1只读存储器ROM1、掩模式ROM掩模式ROM所存储的数据是在ROM芯片制造过程中固化到芯片内部的，芯片出厂后是无法更改的。这种芯片具有结构简单，价格低廉和可靠性高等特点，适合批量生产。生产厂家可以根据用户要求生产专用的掩模式ROM。掩模式ROM一般包括地址译码矩阵，存储单元矩阵和输出缓冲区3个组成部分。数据输出字线位线地址输入0单元1单元i

单元2n-1单元D0D1Db-1A0A1An-1W0W1WiW2n-1ROM存储容量=字线数位线数=2nb（位）内部结构示意图(2)逻辑结构示意图m0A0A1An-1m1mim2n-1译码器Z0(D0)……或门Z1(D1)……或门Zb-1(Db-1)……或门……2n个与门构成n位二进制译码器,输出2n个最小项。...n个输入变量b个输出函数或门阵列与门阵列W0(m0)W2(m2)D0=W0+W2=m0+m2二、ROM的基本工作原理1.电路组成二极管或门二极管与门W0(m0)+VCC