数字频率计电路设计

数字频率计电路设计数字逻辑电路

数字频率计电路设计

在许多情况下，要对信号的频率进行测量。利用示波器可以粗略测量被测信号的频率，精确测量则要用到数字频率计。1．设计要求设计并制作出一种数字频率计，其技术指标如下：（1）频率测量范围：10~9999Hz。（2）输入电压幅度：300mV~3V。（3）输入信号波形：任意周期信号。（4）显示位数：4位。（5）电源：220V、50Hz2．数字频率计的基本原理

数字频率计的主要功能是测量周期信号的频率。频率是单位时间（1s）内信号发生周期变化的次数。如果我们能在给定的1s时间内对信号波形计数，并将计数结果显示出来，就能读取被测信号的频率。数字频率计首先必须获得相对稳定与准确的时间，同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号，然后通过计数器计算这一段时间间隔内的脉冲个数，将其换算后显示出来。这就是数字频率计的基本原理。3．系统框图从数字频率计的基本原理出发，根据设计要求，得到如下图所示的电路框图。◆框图中的电源采用50Hz的交流市电。市电被降压、整流、稳压后为整个系统提供直流电源。◆系统对电源的要求不高，可以采用串联式稳压电源电路来实现。（1）电源与整流稳压电路下面介绍框图中各部分的功能及实现方法。（2）全波整流与波形整形电路本频率计采用市电频率作为标准频率，以获得稳定的基准时间。按国家标准，市电的频率漂移不能超过0.5Hz，即在1％的范围内。用它作普通频率计的基准信号完全能满足系统的要求。全波整流电路首先对50Hz交流市电进行全波整流，得到如下图（a）所示100Hz的全波整流波形。波形整形电路对100Hz信号进行整形，使之成为如下图（b）所示100Hz的矩形波。采用过零触发电路可将全波整流波形变为矩形波，也可采用施密特触发器进行整形。（3）分频器分频器的作用是为了获得1s的标准时间。电路首先对上图所示的100Hz信号进行100分频得到如下图（a）所示周期为1s的脉冲信号。然后再进行二分频得到如下图（b）所示占空比为50％脉冲宽度为1s的方波信号，由此获得测量频率的基准时间。利用此信号去打开与关闭控制门，可以获得在1s时间内通过控制门的被测脉冲的数目。分频器可以采用前面介绍过的方法，由计数器通过计数获得。二分频可以采用T´触发器来实现。（4）信号放大、波形整形电路为了能测量不同电平值与波形的周期信号的频率，必须对被测信号进行放大与整形处理，使之成为能被计数器有效识别的脉冲信号。信号放大与波形整形电路的作用即在于此。信号放大可以采用一般的运算放大电路，波形整形可以采用施密特触发器。（5）控制门控制门用于控制输入脉冲是否送计数器计数。它的一个输入端接标准秒信号，一个输入端接被测脉冲。控制门可以用与门或或门来实现。当采用与门时，秒信号为正时进行计数，当采用或门时，秒信号为负时进行计数。（6）计数器计数器的作用是对输入脉冲计数。根据设计要求，最高测量频率为9999Hz，应采用4位十进制计数器。可以选用现成的十进制集成计数器。（7）锁存器在确定的时间（1s）内计数器的计数结果（被测信号频率）必须经锁定后才能获得稳定的显示值。锁存器通过触发脉冲的控制，将测得的数据寄存起来，送显示译码器。锁存器可以采用一般的8位并行输入寄存器，为使数据稳定，最好采用边沿触发方式的器件。（8）显示译码器与数码管◆显示译码器的作用是把用BCD码表示的十进制数转换成能驱动数码管正常显示的段信号，以获得数字显示。◆显示译码器的输出方式必须与数码管匹配。

根据系统框图，设计出如下图所示的实际电路。4．实际电路图中，稳压电源采用7805来实现，电路简单可靠，电源的稳定度与波纹系数均能达到要求。对100Hz全波整流输出信号，由7位二进制计数器74HC4024组成100进制计数器来实现。计数脉冲下降沿有效。在74HC4024的Q7、Q6、Q3端通过与门加入反馈清零信号。当计数器输出为二进制数1100100（十进制数为100）时，计数器异步清零，实现100进制计数。为了获得稳定的分频输出，清零信号与输入脉冲“与”后再清零，使分频输出脉冲在计数脉冲为低电平时能保持高电平一段时间（10ms）。◆电路中采用双JK触发器74HC109中的一个触发器组成T´触发器。它将分频输出脉冲整形为脉宽为1s、周期为2s的方波。从触发器Q端输出的信号加至控制门，确保计数器只在1s的时间内计数。从触发器另一反相输出端输出的信号作为数据寄存器的锁存信号。◆被测信号通过741组成的运算放大器放大20倍后送施密特触发器整形，得到能被计数器有效识别的矩形波输出。通过由74HC11组成的控制门送计数器计数。为了防止输入信号太强损坏集成运放，可以在运放的输入端并接两个保护二极管。

◆频率计数器由两块双十进制计数器74HC4518组成，最大计数值为9999HZ。由于计数器受控制门控制，每次计数只在JK触发器Q端为高电平时进行。当JK触发器Q端跳变至低电平时，另一反相输出端由低电平向高电平跳变，此时8D锁存器74HC374（上升沿有效）将计数器的输出数据锁存起来送显示译码器。计数结果被锁存以后，即可对计数器清零。由于74HC4518为异步高电平清零，所以将JK触发器的反相输出端同100HZ脉冲信号“与”后的输出信号作为计数