第四章 存储系统

第四章存储系统

4.1概述（存储器分类及性能指标）

4.2半导体存储器

4.3内存储器系统设计

存储器是微型计算机系统中用来存放程序和数据的基本单元或设备。存储器容量愈大，能存放的信息就愈多，计算机的能力就愈强。

存储器作为计算机系统的重要组成部分，随着更好的存储载体材料的发现及生产工艺的不断改进，争取更大的存储容量、获得更快的存取速度、减小存储器载体的体积以及降低单位存储容量性价比等方面都获得快速的发展。

1.要求：

微机系统对存储器的要求是容量大、速度快、成本低，但这三者在同一个存储器中不可兼得。2.解决：

采用分级存储器结构，通常将存储器分为CPU寄存器、高速缓冲存储器、主存储器和外存存储器四级。微机系统中存储器的配置4.1.1存储器分类及性能指标一、存储器分类1.按所处位置及功能分类内存储器—半导体存储器外存储器—磁存储器和光存储器

总线CPU内存外存2.按存储载体材料分类半导体材料—半导体存储器：TTL型、MOS型、ECL型、I2L型等；磁性材料—磁带存储器、软磁盘存储器和硬磁盘存储器等；光介质材料—CD-ROM、DVD等。

3.按存储器的功能来分类

按存储器与CPU的关系分类控制存储器CM、主存储器MM、高速缓冲存储器Cache、外存储器EM；按数据存储单元的寻址方式分类随机存取存储器RAM、顺序存取存储器SAM、直接存取存储器DAM；按半导体器件原理分类晶体管逻辑存储器TTL、发射极耦合存储器ECL、单极性器件存储器MOS；按存储原理分类随机存取存储器RAM、只读存储器ROM；按数据传送方式分类并行存储器PM、串行存储器SM；存储器的分类及选用按存储介质分类半导体存储器磁介质存储器光存储器Multi-SRAMNV-SRAMFIFOCache双极型：存取速度快，但集成度低，一般用于大 型计算机或高速微机中；MOS型掩膜ROM一次性可编程PROM紫外线可擦除EPROM电可擦除E2PROM可编程只读存储器FLASH读写存储器RAM只读存储器ROM（按读写功能分类)（按器件原理分类）静态SRAM动态DRAM：

集成度高但存取速度较低

一般用于需要较大容量的场合。速度较快，集成度较低，一般用于对速度要求高、而容量不大的场合。(按存储原理分类)4.1.2（半导体）存储器的主要性能指标

衡量半导体存储器性能的主要指标有存储容量、存取时间、功耗、工作电源和价格。1.存储容量

存储容量是指存储器所能存储二进制数码的数量，即所含存储元的总数。注意存储器的容量以字节为单位，而存储芯片的容量以位为单位。用“M”表示“1024K”，即1M=1024K=210K=220。存储容量及其表示

指存储器中存储单元的数量

例如，一个328的ROM，表示它有32个字，

字长为8位，存储容量是328=256。

对于大容量的ROM

常用“K”表示“1024”，即1K=1024=210；例如，一个64K8的ROM，表示它有64K个字，

字长为8位，存储容量是64K8=512K。

一般用“字数字长(即位数)”表示

2.存取时间

存取时间是指向存储器单元写入数据及从存储器单元读出数据所需的时间，有时又称为读写周期。3.功耗

功耗是存储器的重要指标，不仅表示存储器芯片的功耗，还确定了计算机系统中的散热问题。功耗通常是指每个存储元消耗功率的大小，单位为微瓦/位（µW/位）或者毫瓦/位（mW/位）。

4.工作电源

5.价格

价格包含两部分内容，单位存储单元价格和存储芯片所需外围电路的价格。

4.1.3存储器的基本结构

地址译码器存储矩阵数据缓冲器012n-101m……控制逻辑…CSR/Wn位地址m位数据存储芯片组成示意图地址译码器：（4.3.3)

从ROM中读出哪个字由接收来自CPU的n位地址码决定,经译码后产生2n个地址选择信号，实现对片内存储单元的选址。。地址译码器的作用是：根据输入地址码选中相应的字线，使该字内容通过位线输出。

例如，某ROM有4位地址码，则可选择24=16个字。

设输入地址码为1010，则字线W10

被选中，该

字内容通过位线输出。

又称单译码编址方式或单地址寻址方式D1≈D7≈地址译码器0,01,031,031,10,11,1A0A1A431,70,71,7W0W1W31D0≈…………单地址译码方式328存储器的结构图单地址译码方式一个n

位地址码的ROM有2n

个字，对应2n

根字线，选中字线Wi

就选中了该字的所有位。

328存储矩阵排成32行8列，每一行对应一个字，每一列对应32个字的同一位。32个字需要5根地址输入线。当A4~A0

给出一个地址信号时，便可选中相应字的所有存储单元。例如，当A4~A0=00000时，选中字线W0，可将(0，0)~(0，7)

这8个基本存储单元的内容同时读出。

基本单元为存储单元A5≈A7≈行地址译码器W0W1W15W31W16W17A0A1A3W255W240W241X0X1X15A4≈………双地址译码方式256字存储器的结构图A2列

地

址译码器A6Y1Y15Y0又称双译码编址方式或双地址寻址方式地址码分成行地址码和列地址码两组2.双地址译码方式基本单元

为字单元例如当

A7~A0=00001111时，X15

和Y0

地址线均

为高电平，字W15被选中，其存储内容被读出。若采用单地址译码方式，则需256根内部地址线。

256字存储器需要8根地址线，分为A7~A4

和A3~A0两组。A3~A0

送入行地址译码器，产生16根行地址线(Xi)；A7~A4送入列地址译码器，产生16根列地址线(Yi)。存储矩阵中的某个字能否被选中，由行、列地址线共同决定。控制逻辑电路：

接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号，控制数据的读出和写入。数据缓冲器：

寄存来自CPU的写入数据或从存储体内读出的数据。存储体：

存储体是存储芯片的主体，由基本存储元按照一定的排列规律构成。44存储矩阵结构示意图

W3W2W1W0D3D2D1D0字线位线

字线与位线的交叉点即为存储单元。

每个存储单元可以存储1位二进制数。

交叉处的圆点“”表示存储“1”；交叉处无圆点表示存储“0”。

当某字线被选中时，相应存储单元数据从位线D3~D0

输出。

1

0

1

11

0

1

1

从位线输出的每组二进制代码称为一个字。一个字中含有的存储单元数称为字长，即字长=位数。W3存储矩阵的结构与工作原理

4.2.1半导体存储器的分类随机存储器RAM

双极型存储器、MOS型存储器仅读存储器ROM

掩膜型

ROM、可编程型

PROM、光擦除型

EPROM和电擦除型

EEPROM等

4.2半导体存储器4.2.2随机存储器RAM

随机存储器RAM又称为读写存储器，基本存储单元按矩阵形式排列构成存储体。1.半导体存储器的基本存储单元

基本存储单元电路用来存储1位二进制信息，是组成存储器的基础。静态RAM的六管基本存储单元集成度低，但速度快，价格高，常用做Cache。T1和T2组成一个双稳态触发器，用于保存数据。T3和T4为负载管。如A点为数据D，则B点为数据/D。T1T2ABT3T4+5VT5T6行选择线有效（高电平）时，A、B处的数据信息通过门控管T5和T6送至C、D点。行选择线CD列选择线T7T8I/OI/O列选择线有效（高电平）时，C、D处的数据信息通过门控管T7和T8送至芯片的数据引脚I/O。动态RAM的单管基本存储单元集成度高，但速度较慢，价格低，一般用作主存。行选择线T1B存储电容CA列选择线T2I/O电容上存有电荷时，表示存储数据A为逻辑1；行选择线有效时，数据通过T1送至B处；列选择线有效时，数据通过T2送至芯片的数据引脚I/O；为防止存储电容C放电导致数据丢失，必须定时进行刷新；动态刷新时行选择线有效，而列选择线无效。（刷新是逐行进行的。）刷新放大器2.静态存储器SRAM

常用的有：6116（2K×8）、6264（8K×8）、62256（32K×8）6264SRAM引脚图6264SRAM的读写控制

6264SRAM与CPU的连接

8086CPUWRRD6264WEOE3.动态存储器DRAM2164A引脚图地址线A0~A7

8条地址线采用分时复用的方法获得存储单元寻址所需的16

条地址线的高8位和低8位地址线。数据线

数据存DIN和数据取DOUT控制线WE、CAS、RASWE为读写数据允许，低电平输入时写有效；高电平输入时读有效；

CAS为行地址选通，低电平输入有效；

RAS为列地址选通，低电平输入有效。

电源线Vcc、Vss

2164ADRAM芯片的供电电压为5V2164ADRAM的读写时序

4.2.3只读存储器ROM掩模型ROM可编程型PROM光擦除型EPROM电擦除型EEPROM1.掩模型ROM固定掩膜ROM的基本存储单元用单管构成，集成度较高。由生产芯片的厂家固化信息。在最后一道工序用掩膜工艺写入信息，用户只可读。用户不能修改其内容。2.可编程型PROM用双极型三极管构成基本存储单元。用户可进行一次编程。存储单元电路由熔丝相连，当加入写脉冲，某些存储单元熔丝熔断，信息永久写入，不可再次改写。3.EPROM—光擦除型

由浮栅雪崩注入的FAMOS器件构成。用户可以多次编程。编程加写脉冲后，某些存储单元的PN结表面形成浮动栅，阻挡通路，实现信息写入。用紫外线照射可驱散浮动栅，原有信息全部擦除，便可再次改写。

4.电擦除型EEPROM

既可全片擦除也可字节擦除，可在线擦除信息，又能失电保存信息，具备RAM、ROM的优点。但写入时间较长。其他常用存储器件快擦写存储器FLASH多端口存储器

内存条

原理上：FLASH属于ROM型，但可随时改写信息功能上：FLASH相当于RAM特点：可按字节、区块（Sector）或页面（Page）进行擦除和编程操作快速页面写入：先将页数据写入页缓存，再在内部逻辑的控制下，将整页数据写入相应页面由内部逻辑控制写入操作，提供编程结束状态具有在线系统编程能力具有软件和硬件保护能力内部设有命令寄存器和状态寄存器内部可以自行产生编程电压（VPP），所以只用VCC供电

FLASH存储器：28F256芯片引脚功能:A0～A16：地址输入线，片内有地址锁存器，在写入周期时，地址被锁存DQ0～DQ7：数据输入/输出线：片选，低电平有效：输出允许输入线，低电平有效VCC：工作电源VPP：擦除/编程电源，当其为高压12.0V时，才能向指令寄存器中写入数据。当VPP<VCC＋2V时，存储单元的内容不变：写允许输入线，低电平有效28F256功能表:工作方式VPPA9A0DQ0～DQ7只读方式读LLHVPPLA9A0数据输出备用H××VPPL××高阻输出禁止LHHVPPL×L高阻厂码识别LLHVPPLVIDL厂码输出器件识别LLHVPPLVIDH标识输出读/写方式读LLHVPPHA9A0数据输出备用H××VPPH××高阻输出禁止LHHVPPH××高阻编程LHLVPPH××数据输入VID可以是地电位，通过一个电阻直接接地，或者使≤＋V。VPPL是满足芯片编程要求的编程电压，11.4V≤≤12.6V。VPPH是标识码读出的激活电压，要求11.5V≤≤13.0V28F256命令表:命令第一周期第二周期指令操作地址数据指令操作地址数据读存储单元写操作×00/FFH读操作注②注④擦除启动/擦除写操作×20H写操作×20H擦除校验写操作注①A0H读操作×注⑤编程启动/编程写操作×40H写操作注③注⑥编程校验写操作×C0H读操作×注⑦复位写操作×FFH写操作×FFH①为被校验单元的地址，②为被读存储单元的地址，③为被写入存储单元的地址，④为从指定存储单元读出的数据，⑤为被校验存储单元的数据，⑥为要写入的数据，⑦为被编程存储单元的数据多端口存储器：

双端口

RAM

两个端口都具有可独立存取的SRAM功能，多用于多机系统的通信缓冲器、DSP系统、高速磁盘控制器等。FIFO存储器

具有输入和输出两个相对独立的端口，常用于高速通信系统、图像处理系统、数据采集系统等。

MPRAM存储器

三端口RAM、四端口RAM，称为MPRAM。

内存条：

所谓内存条就是将多片存储器芯片焊在一小条印制电路板上做成的部件，将内存条按规定的接口插槽，插入计算机主板上构成内存储器系统。

SIP（SingleIn-linePackage，单排直插式）内存条SIMM（SingleIn-lineMemoryModules，单排直插式内存模块）内存条DIMM（DoubleIn-lineMemoryModules，双列直插式内存模块）内存条

4.3内存储器系统设计

一、存储器设计应考虑的几个问题1.存储芯片的选用2.存储器与CPU的连接

3.地址的分配4.片选控制

4.3.1存储器的扩展存储芯片的扩展包括位扩展、字扩展和字位同时扩展等三种情况。

1．位扩展位扩展是指存储芯片的字(单元)数满足要求而位数不够，需对每个存储单元的位数进行扩展。图4-19给出了使用8片8K1的RAM芯片通过位扩展构成8K8的存储器系统的连线图。图4-19用8K1位芯片组成8K8位的存储器由于存储器的字数与存储器芯片的字数一致，8K=213，故只需13根地址线(A12A0)对各芯片内的存储单元寻址，每一芯片只有一条数据线，所以需要8片这样的芯片，将它们的数据线分别接到数据总线(D7D0)的相应位。在此连接方法中，每一条地址线有8个负载，每一条数据线有一个负载。位扩展法中，所有芯片都应同时被选中，各芯片CS端可直接接地，也可并联在一起，根据地址范围的要求，与高位地址线译码产生的片选信号相连。对于此例，若地址线A0A12上的信号为全0，即选中了存储器0号单元，则该单元的8位信息是由各芯片0号单元的1位信息共同构成的。可以看出，位扩展的连接方式是将各芯片的地址线、片选CS、读/写控制线相应并联，而数据线要分别引出。

2．字扩展字扩展用于存储芯片的位数满足要求而字数不够的情况，是对存储单元数量的扩展。图6.18给出了用4个16K8芯片经字扩展构成一个64K8存储器系统的连接方法。

有16 K8位芯片组成64 K8位的存储器图中4个芯片的数据端与数据总线D7D0相连；地址总线低位地址A13A0与各芯片的14位地址线连接，用于进行片内寻址；为了区分4个芯片的地址范围，还需要两根高位地址线A14、A15经2–4译码器译出4根片选信号线，分别和4个芯片的片选端相连。各芯片的地址范围见表6.6。表

4-5中各芯片地址空间分配表A15A14A13A12A11…A1A0说明10000000…00111…11最低地址(0000H)最高地址(3FFFH)20101000…00111…11最低地址(4000H)最高地址(7FFFH)31010000…00111…11最低地址(8000H)最高地址(BFFFH)41111000…00111…11最低地址(C000H)最高地址(FFFFH)地址片号可以看出，字扩展的连接方式是将各芯片的地址线、数据线、读/写控制线并联，而由片选信号来区分各片地址。也就是将低位地址线直接与各芯片地址线相连，以选择片内的某个单元；用高位地址线经译码器产生若干不同片选信号，连接到各芯片的片选端，以确定各芯片在整个存储空间中所属的地址范围。

3．字位同时扩展在实际应用中，往往会遇到字数和位数都需要扩展的情况。若使用lk位存储器芯片构成一个容量为MN位(M>l，N>k)的存储器，那么这个存储器共需要(M/l)(N/k)个存储器芯片。连接时可将这些芯片分成(M/l)个组，每组有(N/k)个芯片，组内采用位扩展法，组间采用字扩展法。图4-5给出了用2114(1K4)RAM芯片构成4K8存储器的连接方法。图4-5字位同时扩展连接图

图中将8片2114芯片分成了4组(RAM1、RAM2、RAM3和RAM4)，每组2片。组内用位扩展法构成1K8的存储模块，4个这样的存储模块用字扩展法连接便构成了4K8的存储器。用A9A010根地址线对每组芯片进行片内寻址，同组芯片应被同时选中，故同组芯片的片选端应并联在一起。本例用2–4译码器对两根高位地址线A10A11译码，产生4根片选信号线，分别与各组芯片的片选端相连。4.3.3片选控制方法

常用的片选控制译码方法有线选法、译码法（部分译码法、全译码法）等。线选法部分译码法全译码法（1）8KBCS（2）8KBCS（3）8KBCS（3）8KBCS1111A13A14A16A15A0~A12线选结构示意图线选法当存储器容量不大，所使用的存储芯片数量不多，而CPU寻址空间远远大于存储器容量时，可用高位地址线直接作为存储芯片的片选信号，每一根地址线选通一块芯片，这种方法称为选法。4个片选信号必须使用4根地址线，电路结构简单，缺点是：系统必须保证A16～A13不能同时为有效低电平；同部分译码法一样，因为最高段地址信号（A19～A15） 不参与译码，也存在地址重叠问题；A13

A16A14

A15思考：试写出各芯片占用的地址空间。R/WD0~D7A0~A12④8K*8D0~7③8K*8D0~7②8K*8D0~7CS1

①8K*8D0~7部分译码法

用高位地址中的一部分地址进行译码产生片选信号。

8KB(2)CS

8KB(1)CS

8KB(8)CS

2-4译码器A0~A12A13~A14Y0Y1Y3…芯片A19~A15

A14A13A12~A0地址空间（顺序方式）①000000000000000～1111111111111②01③10④11与全译码方式的唯一区别是：系统最高段地址信号（A19～A15

）不参与片选译码，即这几位地址信号可以