数字电路实验流程课件

数字电路实验课程电工电子实验中心黑龙江大学数字电路实验课程电工电子实验中心实验要求当堂交实验交实验报告（第一个下一次课交）不允许迟到，不早退爱护仪器，损坏仪器要赔偿！2实验要求当堂交实验交实验报告（第一个下一次课交）2实验简介验证性实验---要求自己能验证(预习报告)一共八个实验，第一个实验报告和第二个的一起交，前七个每个10分，最后一个30分，一共100分三部分：输入---逻辑电平；数字电路核心---TTL芯片；输出---电平指示，示波器，数码显示3实验简介验证性实验---要求自己能验证(预习报告)3474LS20二4输入与非门474LS20二4输入与非门574LS86四2输入异或门574LS86四2输入异或门674LS00四2输入与非门674LS00四2输入与非门实验一门电路逻辑功能及测试实验前按学习机使用说明先检查学习机电源是否正常，然后选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意及地线不能接错。实验中改动接线需断开电源，接好线后再通电实验。图1.1&V12457Vcc146Y7实验一门电路逻辑功能及测试实验前按学习机使用说明1、测试门电路逻辑功能选用双四输入与非门74LS20一只，插入面包板，按图1.1接线、输入端接S1－S4（电平开关输出插口），输出端D1

－D8接显示发光二极管（任意一个）将电平开关按表1.1置位，分别测输出电压及逻辑状态。输入输出1245Y电压(V)HHHHLHHHLLHHLLLHLLLL表1.181、测试门电路逻辑功能选用双四输入与非门74L2、异或门逻辑功能测试选二输入端四异或门电路74LS86，如图1.2接线，输入端1、2、4、5接电平开关，输出端A、B、Y接电平显示发光二极管。将电平开关按表1.2置位，将结果填入表中。

表1.2输入输出XZYY(V)00001000110011011110101图1.29=1=1=1ABCDZXY2、异或门逻辑功能测试选二输入端四异或门电路74LS86，如&&A311198211B&Y132&Z13121&54612图1.3103、测试逻辑电路的逻辑函数关系10填表1.3，写出逻辑表达式AB&&A311198211B&Y132&Z13121&5461表1.311输入AB输出YZLLLHHLHH表1.311输入输出YZLLLHHLHH4、利用与非门控制输出用一片74LS00按图1.4接线。S接任一电平开关，用示波器观察S对输出脉冲的控制作用。图1.412&S2311Y4、利用与非门控制输出用一片74LS00按图1.4接线。S4、利用与非门控制输出用一片74LS00按图1.5接线。S接任一电平开关，用示波器观察S对输出脉冲的控制作用。图1.513&S465Y&2314、利用与非门控制输出用一片74LS00按图1.5接线。S5.与非门测试平均延迟时间采用环路振荡法测量tpd，输入端A接入100kHz的固定脉冲，用双踪示波器观察输入端A和输出端Y的波形，并测量它们之间的相位差，计算每个门电路的平均延迟时间tpd。图1.6&&&&&&12354161091281131123546111225.与非门测试平均延迟时间采用环路振荡法测量tpd，输入端6.用与非门组成其它门电路用二输入端四与非门74LS00组成同或门（1）写出同或门表达式转化为与非门逻辑表达式（2）画出逻辑电路图将与非门转化成同或门的逻辑电路图（3）自拟实验步骤，将测试结果填入表1.4中6.用与非门组成其它门电路用二输入端四与非门74LS00组表1.4输入AB输出Y00010011表1.4输入输出Y000100116.回答问题怎样判断门逻辑功能是否正常？与非门一个接连续脉冲，其余状态什么时候允许脉冲通过？什么时候禁止脉冲通过？异或门又叫可控反相门，为什么？176.回答问题怎样判断门逻辑功能是否正常？17实验二组合逻辑电路的设计

及功能测试预习要求：组合逻辑电路的分析方法用与非门和异或门构成的半加器、全加器的工作原理二进制的运算熟悉组合逻辑电路的分析方法18实验二组合逻辑电路的设计

及功能测试预习要求：181.组合逻辑电路功能测试用两片74LS00芯片组成如图电路，为便于接线与检查，已经给出芯片的编号与引脚。（1）A、B、C接S0-S9逻辑电平中任意三个。（2）改变输入端A、B和C的逻辑状态，测试输出Y1和Y2的值，完成表2.1。（3）写出输出端Y1和Y2的逻辑表达式。191.组合逻辑电路功能测试用两片74LS00芯片组成如图电路&&Y&A3110982213121BC&Y1461&Y210982&Y5462&12131115图2.120&&Y&A3110982213121BC&Y1461&Y21输入输出ABCY1Y2000001011111110100101010

表2.121输入输出ABCY1Y200000101111111010012、测试用异或门（74LS86）和与非门组成的半加器的逻辑功能图2.2根据半加器的逻辑表达式可知：半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可用一个集成异或门和两个与非门组成如图2.2。在学习机上用异或门和与门接成以上电路。A、B接电平开关S，Y、Z接电平显示，按表2.2要求改变A、B状态，填表。输入A0101B0011输出YZ表2.222&A31102213=12B&C5462S2、测试用异或门（74LS86）和与非门组成的半加器的逻辑功&&&Ai111BiCi-1&2&X32&2&1图2.3&Si2&Ci3X1X2AiBiAiBiAiAiBiBiAiBi+AiBiAiBi+AiBiCi-1&&&Ai111BiCi-1&2&X32&2&1图2.3&&&&Ai111BiCi-1&2&X32&2&1图2.3&Si2&Ci3X1X2&&&Ai111BiCi-1&2&X32&2&1图2.3&3、测试全加器的逻辑功能ABCi-1CiSi000010100110001011101111

写出图2.3电路的逻辑表达式2.填写表2.3表2.3253、测试全加器的逻辑功能ABCi-1CiSi00001010设计四人表决电路多数赞成决议通过，反之决议未通过，表决结果用二极管电平指示灯显示若用A、B、C、D表示表决的四人，用Y表示表决的结果，写出四人表决电路的逻辑表达式画出逻辑电路图。在实验箱上按设计的电路图进行接线自拟步骤，测试结果填到表格中。26设计四人表决电路多数赞成决议通过，反之决议未通过，表决结果用27四人表决电路的卡诺图27四人表决电路的卡诺图课后习题总结组合逻辑电路的分析方法和设计方法。28课后习题总结组合逻辑电路的分析方法和设计方法。28实验三译码器和数据选择器29实验目的熟悉译码器的逻辑功能。掌握数据选择器的逻辑功能掌握集成译码器和数据选择器的应用实验三译码器和数据选择器29实验目的3074LS139译码器芯片引脚图3074LS139译码器芯片引脚图3174LS153数据选择器芯片引脚图3174LS153数据选择器芯片引脚图将74LS139译码器按图2.4接线，按表3.1输入电平分别置位，填输出状态表。1、译码器功能测试

表3.1输入输出使能选择GBAY1Y2Y3Y4HXXLLLLLHLHLLHH

图2.432将74LS139译码器按图2.4接线，按表3.1输入电平分别2、译码器应用将双2-4线译码器转换为3-8线译码器画出转换电路图。在学习机上接线并验证设计是否正确。设计并填写该3-8译码器功能表，画出输入、输出波形。332、译码器应用将双2-4线译码器转换为3-8线译码器33数字电路实验流程3、数据选择器的测试将双4选1数据选择器74LS153参照图3.3接线，测试其功能并填写功能表将学习机脉冲信号源中固定脉冲4个不同频率号接到数据选择器4个输入端，选择端置位，使输出端可分别观察到4种不同频率脉冲信号，分析上述实验结果并总结数据选择器作用

选择端数据输出端输出控制输出BAC0C1C2C3GXXXXXXHLLLXXXLLLHXXXLLHXLXXLLHXXHXLHLXXLXLHLXXHXLHHXXXLLHHXXXHL353、数据选择器的测试将双4选1数据选择器74LS153参照4.数据选择器的应用将实验箱上的四个固定连续脉冲按图3.4接到数据选择器的四个输入端C0、C1、C2和C3，输出控制端G以及选择输入端B、A的不同逻辑状态下，分别观察输出端的波形，将测试结果填入表3.4中。分析输出端4种不同频率脉冲信号波形与选择输入端B、A的关系，并总结数据选择器作用。4.数据选择器的应用将实验箱上的四个固定连续脉冲按图3.4输出控制选择端数据输出端输出GBAC0C1C2C3HXX2550100200LLL2550100200LLL2550100200LLH2550100200LHH2550100200表3.4输出控制数据输出端输出GBAC0C1C课后习题总结译码器和数据选择器的使用体会课后习题总结译码器和数据选择器的使用体会实验四触发器R-S，D，J-K39实验目的熟悉并掌握基本RS触发器的构成，工作原理和功能测试方法，熟悉并理解不定的含义。2.熟悉并掌握D-FF和JKFF的逻辑功能和功能测试方法。3.学会正确使用触发器的集成芯片。实验四触发器R-S，D，J-K39实验目的1、基本R-SFF功能测试两个TTL与非门首尾相接构成的基本R-SFF的电路如图3.1所示试按下面的顺序在端加信号：

图4.1基本R-SFF电路

40QG1Rd&&SdQG21Sd，Rd234561、基本R-SFF功能测试两个TTL与非门首尾相接构成的基本R-S触发器测试1.观察并记录FF的，、端的状态，将结果填入下表4.1中，并说明在上述各种输入状态下，FF执行的是什么功能？逻辑功能011110115.当、都接低电平时，观察，端的状态，当、同时由低电平跳为高电平时，注意观察，端的状态，重复3-5次看，端的状态是否相同，以正确理解“不定”状态的含义。表4.141基本R-S触发器测试1.观察并记录FF的，、42（2）Sd端接低电平，Rd端加脉冲。（3）Sd端接高电平，Rd端加脉冲。（4）

连接Sd、Rd，并加脉冲。记录并观察(2)(3)(4)三种情况下Q，Q端状态。从中总结出基本R-SFF的Q或Q端的状态改变和输入端Sd

、Rd的关系。42（2）Sd端接低电平，Rd端加脉冲。例子43RDSDQQ00011000111110110100例子43RDSDQQ000110001111101101002、维持-阻塞型D触发器功能测试图4.2DFF逻辑符号4474LS74双D触发器（正沿触发）RdCPDSdQQGNDVcc1362147452、维持-阻塞型D触发器功能测试图4.2DFF逻辑维持-阻塞型D触发器功能测试的实验步骤(1)分别在Sd、Rd端加低电平，观察并记录Q，Q端的状态。(2)令Sd、Rd端为高电平，D端分别接高，低电平，用点动脉冲作为CP，观察并记录当CP为0、↑、1、↓时Q端的状态变化。(3)当Sd=Rd=1、CP=0（或CP=1），改变D端信号，观察Q端的状态是否变化？整理上述实验数据，将结果填入表3.2中。CPD01xx0110xx0111↑00111↑101表4.245维持-阻塞型D触发器功能测试的实验步骤(1)分别在Sd、Rd令Sd=Rd=1，将D和端相连，CP加连续脉冲，用双踪示波器观察并记录Q相对与CP的波形。46令Sd=Rd=1，将D和端相连，CP加连续脉冲，用双踪示波器473、负边沿J-K触发器功能测试74LS112双J-K触发器（负沿触发）473、负边沿J-K触发器功能测试74LS112双J-K双J-K负边沿触发器74LS112的逻辑符号如4.3所示。自拟实验步骤，测试其功能，并将结果填入表3.3中。若令J=K=1时，CP端加连脉冲，用双踪示波器观察Q-CP端波形，和DFF的D和端相连接时观察到的Q端的波形比较，有和异同点？

CPJK

01XXXX10XXXX11↓0X011↓1X011↓X0111↓X11图4.3表3.348RdCPJSdQQGNDVcc156316845K21双J-K负边沿触发器74LS112的逻辑符号如4.3所示。4.触发器功能转换（1）将D触发器和J-K触发器转换成T’触发器，列出表达式，画出实验电路图。（2）接入连续脉冲，观察各触发器CP及Q端波形，比较两者关系。（3）自拟实验数据并填写之。494.触发器功能转换（1）将D触发器和J-K触发器转换成T’6、触发器功能转换将D触发器和J-K触发器转换成触发器，列出表达式，画出实验电路图。接入连续脉冲，观察各触发器CP及Q端波形，比较两者关系。自拟实验数据并填写之。506、触发器功能转换将D触发器和J-K触发器转换成触发器，列实验五时序电路测试及研究51实验芯片：74LS00二输入端四与非门74LS10三输入端三与非门74LS1944位双向移位存储器74LS175四D触发器实验五时序电路测试及研究51实验芯片：52VCCQDQD4DQC3DQCCPRQAQA1D2DQBQBGND74LS175四D触发器52VCCQDQD4DQC3DQCCPRQAQA1D2DQB531DC12DC23DC3CP4DC4“1”74LS175RRRRABCD接LED电平指示灯1、自循环移位寄存器—环行计数器断开1D和QD，将A、B、C、D置为1000，用单脉冲计数，用状态转换图表示各触发器状态。断开1D和QD，将A、B、C、D置为1100，用单脉冲计数，用状态转换图表示各触发器状态。531DC12DC23DC3CP4DC4“1”74LS175541DC12DC23DC3CP4DC4“1”74LS175RRRRABCD接LED电平指示灯&&541DC12DC23DC3CP4DC4“1”74LS1755574LS10三输入端三与非门5574LS10三输入端三与非门56562、测试40194的逻辑功能5774LS194（CD40194）的引脚图215345678141312111092、测试40194的逻辑功能5774LS194（CD401958CD40194芯片功能表58CD40194芯片功能表59清除模式时钟串行输入输出功能总结CRS1S0CPSLSRD0D1D2D30XX↑XXXXXX111↑XXabcd101↑X0XXXX101↑X1XXXX101↑X0XXXX101↑X0XXXX110↑1XXXXX110↑1XXXXX110↑1XXXXX110↑1XXXXX100↑XXXXXX表5.1寄存器功能表59清除模式时钟串行输入输出功能总结CRS1S0CPSLSR3、用CD40194实现环形计数器自拟实验电路，用并行送数法输入二进制代码（0100），然后实现右移循环，观察寄存器输出状态的变换，填表5.260CPQ0Q1Q2Q300100123453、用CD40194实现环形计数器自拟实验电路，用并行送数法4、实现数据的串行、并行转换串行输入，并行输出614、实现数据的串行、并行转换串行输入，并行输出61课后问题总结时序电路的特点62课后问题总结时序电路的特点62实验六集成计数器实验芯片74LS00二输入端四与非门1片74LS90二-五-十混合进制计数器2片实验内容90芯片的功能测试任意进制计数器(1)复位法(2)置位法(3)45进制计数63实验六集成计数器实验芯片636474LS00四2输入与非门6474LS00四2输入与非门6574LS90(二—五—十进制异步计数器)9(1)9(2)0(2)0(1)6574LS90(二—五—十进制异步计数器)9(1)9(2)66模二模五A(CP1)B(CP2)74LS90(二—五—十进制异步计数器)R0(1)R0(2)S9(1)S9(2)直接置9直接置零66模二模五A(CP1)B(CP2)74LS90(二—五—十6767二进制计数：CP1输入QA输出五进制计数：CP2输入QDQCQB输出模二模五A(CP1)B(CP2)74LS90(二—五—十进制异步计数器)R0(1)R0(2)S9(1)S9(2)6767二进制计数：CP1输入QA输出模二模五A(CP1)B68（A）十进制计数R0(1)R0(2)S9(1)S9(2)BA单脉冲计数C

68（A）十进制计数R0(1)R0(2)S9(1)S9(2)计数输出QDQCQBQA00000123456789表6.3十进制计数输出QDQCQBQA00000123456789表70（B）二-五混合进制计数R0(1)R0(2)S9(1)S9(2)BA单脉冲计数C70（B）二-五混合进制计数R0(1)R0(2)S9(1)S计数输出QAQDQCQB00000123456789表6.2二五进制计数输出QAQDQCQB00000123456789表72七进制计数-复位法(置零法)R0(1)R0(2)S9(1)S9(2)B单脉冲计数C&A74LS90&12543672七进制计数-复位法(置零法)R0(1)R0(2)S9(173七进制计数-置位法(置数法)R0(1)R0(2)S9(1)S9(2)B单脉冲计数CA74LS9073七进制计数-置位法(置数法)R0(1)R0(2)S9(1画出七进制的

有效状态状态转换图

注意进位！画出七进制的

有效状态状态转换图

注意进位！75R0(1)R0(2)S9(1)S9(2)BAR’0(1)R’0(2)S’9(1)S’9(2)B’A’CPC74LS90(1)74LS90(2)&&单脉冲计数45进制计数器12345675R0(1)R0(2)S9(1)S9(2)BAR’0(1)课后习题整理实验数据(45进制的写前四个状态和后四个状态)总结计数器的使用特点76课后习题76实验七555定时器实验仪器实验箱，数字万用表，双踪示波器，实验箱附件实验芯片NE556双定时器1片电阻、电容77实验七555定时器实验仪器77实验内容555时基电路基本功能测试555定时器构成多谐振荡器555定时器构成单稳态触发器78实验内容555时基电路基本功能测试7879NE5561467891011121314352VCCTR2OUT2R2VC2TH2DIS2TR1GNDDIS1R1VC1OUT1TH179NE5561467891011121314352VCCTQQ++--A1A2T5K&&RVccTHVC5K5KTRDISGNDOUTNPNTH高电平触发端TR低电平触发端R复位端VC电压控制端DIS放电端OUT输出端VCC电源GND地分压器比较器RS触发器输出缓冲晶体管开关1QQ++--A1A2T5K&&RVccTHVC5K5KTRD810UOL饱和>2VCC/3

111UOL>VCC/3

饱和<2VCC/3

>VCC/3

不变不变<2VCC/3<VCC/3

UOH截止UTHuoTD的状态URQQ++--A1A2T5K&&RVccTHVC5K5KTRDISGNDOUTNPN1810UOL饱和>2VCC/31UOL>VCC/3饱82RTHTRVCCDISOUTGNDVC+5V+5V2K22K1KLED图7.3基本功能测试82RTHTRVCCDISOUTGNDVC+5V+5V2K283THTRROUTDISXX00导通>2/3VCC>1/3VCC10导通<2/3VCC>1/3VCC1原状态原状态<2/3VCC<1/3VCC11关断基本功能表83THTRROUTDISXX00导通>2/3VCC>1/384RTHTRVCCDISOUTGNDVC+5VR2多谐振荡器R1C2C1R1=15KΩR2=5KΩC1=0.033μFC2=0.1μF1、用示波器观察并测量OUT端波形的频率，和理论估算值，算出频率的相对误差值2、将电阻值R1改为R1=15KΩ，R2=10KΩ，电容C不变，测量误差变化。84RTHTRVCCDISOUTGNDVC+5VR2多谐振荡85在电容充电时，暂稳态的持续时间在电容放电时，暂稳态的持续时间电路输出的矩形脉冲的周期85在电容充电时，暂稳态的持续时间在电容放电时，暂稳态的持续86RTHTRVCCDISOUTGNDVC+5V单稳态触发器RC2C1R=10KΩC1=0.01μFC2=0.1μF1、Vi是频率为25KHz左右的方波时，用双踪示波器观察并测量输出脉冲的宽度Tw2、调节Vi的频率，分析并观察输出端波形的变化。3、若想使Tw=30μS，怎样调整电路，测出有关的参数。Vi86RTHTRVCCDISOUTGNDVC+5V单稳态触发器87暂稳态的持续时间电路输出的矩形脉冲的周期87暂稳态的持续时间电路输出的矩形脉冲的周期课后习题总结555芯片构成的基本电路的使用方法88课后习题88实验七555时基电路实验目的：掌握555定时器的结构、工作原理和应用电路掌握NE556芯片的正确使用方法学会分析和测试555定时器构成的多谐振荡器和单稳态触发器实验器材：双踪示波器、数字万用表实验器件：NE556双时定时器、二极管、电阻和电容89实验七555时基电路实验目的：891、555时基电路功能测试

本实验所用的555时基电路芯片为NE556，同一芯片上集成了二个各自独立的555时基电路，图中各管脚的功能简述如下：TH高电平触发端：当TH端电平大于2/3输出端OUT呈低电平，DIS端导通。低电平触发端：当电平小于1/3时，OUT端呈现高电平，DIS关断。复位端：=0，OUT端输出低电平，DIS端导通。VC控制电压端：VC接不同的电压值可以改变TH。的触发电平值。DIS放电端：其导通或关断为RC回路提供了放电或充电的通路。图8.1时基电路556管脚图901、555时基电路功能测试本实验所用的555时基电路功能简图如图7.2所示，芯片的功能如表7.1所示图7.2时基电路功能简图THOUTDISXXLL导通>2/3Vcc>1/3VccHL导通<2/3Vcc>1/3VccH原状态原状态<2/3Vcc<1/3VccHH关断表7.1

91功能简图如图7.2所示，芯片的功能如表7.1所示图7.2按图7.3接线，可调电压取自电位器分压器。按表8.1逻辑测试其功能并记录。

图7.3测试接线图92按图7.3接线，可调图7.3测试接线图922、555时基电路构成的多谐振荡器电路如图7.4所示按图接线。图中元件参数如下：R1=15KΩR2=5KΩC1=0.033μFC2=0.1μF

用示波器观察并测量OUT端波形的频率。和理论估算值比较，算出频率的相对误差值。若将电阻值改为R1=15KΩ、R2=10KΩ。电容C不变，上述的数据有何变化？

图7.4多谐振荡器932、555时基电路构成的多谐振荡器电路如图7.4所示按图根据上述的实验原理，充电回路的支路是R1R2C1，放电回路的支路是R2C1，将电路略加修改，增加一个电位器Rw和两个引导二极管，构成图8.5所示的占空比可调的多谐振荡器。其占空比q为改变Rw的位置，可调节q值。合理选择元件参数（电位器选用22KΩ），使电路的占空比q=0.2，调试正脉冲宽度为0.2ms.调试电路，测出所用元件的数值，估算电路的误差。图7.5占空比可调的多谐振荡器94根据上述的实验原理，充电回路的支路是R1R2C1，放电回路的3、555构成的单稳态触发器实验如图7.5所示。按图7.5接线，图中R=10KΩ，=0.01μF，是频率约为10KHZ左右的方波时，用双踪示波器观察OUT端相对于Vi的波形，并测出输出脉冲的宽度Tw。调节Vi的频率，分析并记录观察的图7.5单稳态触发器电路

OUT端波形的变化。若想使Tw=10μs，怎样调整电路？测出此时有关的参数值。图7.5单稳态触发器电路953、555构成的单稳态触发器实验如图7.5所示。4、施密特触发器对照图7.6接线，其中555的2脚和6脚接在一起，接至函数发生器（或正弦波）的输出（幅值调至5V），Vi和Vo端接双踪示波器。接线无误后，接通电源，输入三角波或正弦波，并调至一定的频率，观察输入、输出波形的形状。调节RW，使外加电压VM变化，观察示波器输出波形的变化。图7.6施密特触发器

964、施密特触发器对照图7.6接线，其中555的2脚图7.61、计数器芯片74LS160/161功能测试74LS160为同步十进制计数器，74LS161为同步十六进制计数器，带直接清除端的同步可予置数的计数器74LS160/161的逻辑符号如图6.1所示：置数端：清零端：工作方式端：进位信号

数据输入端、

输出端图6.17460/161的逻辑符号971、计数器芯片74LS160/161功能测试74LS160为完成芯片的接线，测试74LS160或74LS161芯片的功能，将结果填入下表6.1中。表8.1

CP芯片功能0XXXX1XX0↑1111↑1011X1X01X74LS161芯片接成图6.2所示电路。按图接线，CP用电动脉冲输入，接发光二极管显示。测出芯片的计数长度，并画出其状态转换图。、、、图8.298完成芯片的接线，表8.12、计数器芯片74LS160/161的应用两片74LS160芯片构成的同步六十进制计数电路如图7.3所示，按图接线。用点动脉冲作为CP的输入，74LS160（2）、（1）的输出端分别接学习机上七段LED数码管的输入端。观察在点动脉冲作用下，、显示的数字变化。、、、

图7.3六十进制计数电路992、计数器芯片74LS160/161的应用两片74LS16实验报告内容画出电子钟的设计方案记录实验数据100实验报告内容画出电子钟的设计方案100课程结束101课程结束101数字电路实验课程电工电子实验中心黑龙江大学数字电路实验课程电工电子实验中心实验要求当堂交实验交实验报告（第一个下一次课交）不允许迟到，不早退爱护仪器，损坏仪器要赔偿！103实验要求当堂交实验交实验报告（第一个下一次课交）2实验简介验证性实验---要求自己能验证(预习报告)一共八个实验，第一个实验报告和第二个的一起交，前七个每个10分，最后一个30分，一共100分三部分：输入---逻辑电平；数字电路核心---TTL芯片；输出---电平指示，示波器，数码显示104实验简介验证性实验---要求自己能验证(预习报告)310574LS20二4输入与非门474LS20二4输入与非门10674LS86四2输入异或门574LS86四2输入异或门10774LS00四2输入与非门674LS00四2输入与非门实验一门电路逻辑功能及测试实验前按学习机使用说明先检查学习机电源是否正常，然后选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意及地线不能接错。实验中改动接线需断开电源，接好线后再通电实验。图1.1&V12457Vcc146Y108实验一门电路逻辑功能及测试实验前按学习机使用说明1、测试门电路逻辑功能选用双四输入与非门74LS20一只，插入面包板，按图1.1接线、输入端接S1－S4（电平开关输出插口），输出端D1

－D8接显示发光二极管（任意一个）将电平开关按表1.1置位，分别测输出电压及逻辑状态。输入输出1245Y电压(V)HHHHLHHHLLHHLLLHLLLL表1.11091、测试门电路逻辑功能选用双四输入与非门74L2、异或门逻辑功能测试选二输入端四异或门电路74LS86，如图1.2接线，输入端1、2、4、5接电平开关，输出端A、B、Y接电平显示发光二极管。将电平开关按表1.2置位，将结果填入表中。

表1.2输入输出XZYY(V)00001000110011011110101图1.2110=1=1=1ABCDZXY2、异或门逻辑功能测试选二输入端四异或门电路74LS86，如&&A311198211B&Y132&Z13121&54612图1.31113、测试逻辑电路的逻辑函数关系10填表1.3，写出逻辑表达式AB&&A311198211B&Y132&Z13121&5461表1.3112输入AB输出YZLLLHHLHH表1.311输入输出YZLLLHHLHH4、利用与非门控制输出用一片74LS00按图1.4接线。S接任一电平开关，用示波器观察S对输出脉冲的控制作用。图1.4113&S2311Y4、利用与非门控制输出用一片74LS00按图1.4接线。S4、利用与非门控制输出用一片74LS00按图1.5接线。S接任一电平开关，用示波器观察S对输出脉冲的控制作用。图1.5114&S465Y&2314、利用与非门控制输出用一片74LS00按图1.5接线。S5.与非门测试平均延迟时间采用环路振荡法测量tpd，输入端A接入100kHz的固定脉冲，用双踪示波器观察输入端A和输出端Y的波形，并测量它们之间的相位差，计算每个门电路的平均延迟时间tpd。图1.6&&&&&&12354161091281131123546111225.与非门测试平均延迟时间采用环路振荡法测量tpd，输入端6.用与非门组成其它门电路用二输入端四与非门74LS00组成同或门（1）写出同或门表达式转化为与非门逻辑表达式（2）画出逻辑电路图将与非门转化成同或门的逻辑电路图（3）自拟实验步骤，将测试结果填入表1.4中6.用与非门组成其它门电路用二输入端四与非门74LS00组表1.4输入AB输出Y00010011表1.4输入输出Y000100116.回答问题怎样判断门逻辑功能是否正常？与非门一个接连续脉冲，其余状态什么时候允许脉冲通过？什么时候禁止脉冲通过？异或门又叫可控反相门，为什么？1186.回答问题怎样判断门逻辑功能是否正常？17实验二组合逻辑电路的设计

及功能测试预习要求：组合逻辑电路的分析方法用与非门和异或门构成的半加器、全加器的工作原理二进制的运算熟悉组合逻辑电路的分析方法119实验二组合逻辑电路的设计

及功能测试预习要求：181.组合逻辑电路功能测试用两片74LS00芯片组成如图电路，为便于接线与检查，已经给出芯片的编号与引脚。（1）A、B、C接S0-S9逻辑电平中任意三个。（2）改变输入端A、B和C的逻辑状态，测试输出Y1和Y2的值，完成表2.1。（3）写出输出端Y1和Y2的逻辑表达式。1201.组合逻辑电路功能测试用两片74LS00芯片组成如图电路&&Y&A3110982213121BC&Y1461&Y210982&Y5462&12131115图2.1121&&Y&A3110982213121BC&Y1461&Y21输入输出ABCY1Y2000001011111110100101010

表2.1122输入输出ABCY1Y200000101111111010012、测试用异或门（74LS86）和与非门组成的半加器的逻辑功能图2.2根据半加器的逻辑表达式可知：半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可用一个集成异或门和两个与非门组成如图2.2。在学习机上用异或门和与门接成以上电路。A、B接电平开关S，Y、Z接电平显示，按表2.2要求改变A、B状态，填表。输入A0101B0011输出YZ表2.2123&A31102213=12B&C5462S2、测试用异或门（74LS86）和与非门组成的半加器的逻辑功&&&Ai111BiCi-1&2&X32&2&1图2.3&Si2&Ci3X1X2AiBiAiBiAiAiBiBiAiBi+AiBiAiBi+AiBiCi-1&&&Ai111BiCi-1&2&X32&2&1图2.3&&&&Ai111BiCi-1&2&X32&2&1图2.3&Si2&Ci3X1X2&&&Ai111BiCi-1&2&X32&2&1图2.3&3、测试全加器的逻辑功能ABCi-1CiSi000010100110001011101111

写出图2.3电路的逻辑表达式2.填写表2.3表2.31263、测试全加器的逻辑功能ABCi-1CiSi00001010设计四人表决电路多数赞成决议通过，反之决议未通过，表决结果用二极管电平指示灯显示若用A、B、C、D表示表决的四人，用Y表示表决的结果，写出四人表决电路的逻辑表达式画出逻辑电路图。在实验箱上按设计的电路图进行接线自拟步骤，测试结果填到表格中。127设计四人表决电路多数赞成决议通过，反之决议未通过，表决结果用128四人表决电路的卡诺图27四人表决电路的卡诺图课后习题总结组合逻辑电路的分析方法和设计方法。129课后习题总结组合逻辑电路的分析方法和设计方法。28实验三译码器和数据选择器130实验目的熟悉译码器的逻辑功能。掌握数据选择器的逻辑功能掌握集成译码器和数据选择器的应用实验三译码器和数据选择器29实验目的13174LS139译码器芯片引脚图3074LS139译码器芯片引脚图13274LS153数据选择器芯片引脚图3174LS153数据选择器芯片引脚图将74LS139译码器按图2.4接线，按表3.1输入电平分别置位，填输出状态表。1、译码器功能测试

表3.1输入输出使能选择GBAY1Y2Y3Y4HXXLLLLLHLHLLHH

图2.4133将74LS139译码器按图2.4接线，按表3.1输入电平分别2、译码器应用将双2-4线译码器转换为3-8线译码器画出转换电路图。在学习机上接线并验证设计是否正确。设计并填写该3-8译码器功能表，画出输入、输出波形。1342、译码器应用将双2-4线译码器转换为3-8线译码器33数字电路实验流程3、数据选择器的测试将双4选1数据选择器74LS153参照图3.3接线，测试其功能并填写功能表将学习机脉冲信号源中固定脉冲4个不同频率号接到数据选择器4个输入端，选择端置位，使输出端可分别观察到4种不同频率脉冲信号，分析上述实验结果并总结数据选择器作用

选择端数据输出端输出控制输出BAC0C1C2C3GXXXXXXHLLLXXXLLLHXXXLLHXLXXLLHXXHXLHLXXLXLHLXXHXLHHXXXLLHHXXXHL1363、数据选择器的测试将双4选1数据选择器74LS153参照4.数据选择器的应用将实验箱上的四个固定连续脉冲按图3.4接到数据选择器的四个输入端C0、C1、C2和C3，输出控制端G以及选择输入端B、A的不同逻辑状态下，分别观察输出端的波形，将测试结果填入表3.4中。分析输出端4种不同频率脉冲信号波形与选择输入端B、A的关系，并总结数据选择器作用。4.数据选择器的应用将实验箱上的四个固定连续脉冲按图3.4输出控制选择端数据输出端输出GBAC0C1C2C3HXX2550100200LLL2550100200LLL2550100200LLH2550100200LHH2550100200表3.4输出控制数据输出端输出GBAC0C1C课后习题总结译码器和数据选择器的使用体会课后习题总结译码器和数据选择器的使用体会实验四触发器R-S，D，J-K140实验目的熟悉并掌握基本RS触发器的构成，工作原理和功能测试方法，熟悉并理解不定的含义。2.熟悉并掌握D-FF和JKFF的逻辑功能和功能测试方法。3.学会正确使用触发器的集成芯片。实验四触发器R-S，D，J-K39实验目的1、基本R-SFF功能测试两个TTL与非门首尾相接构成的基本R-SFF的电路如图3.1所示试按下面的顺序在端加信号：

图4.1基本R-SFF电路

141QG1Rd&&SdQG21Sd，Rd234561、基本R-SFF功能测试两个TTL与非门首尾相接构成的基本R-S触发器测试1.观察并记录FF的，、端的状态，将结果填入下表4.1中，并说明在上述各种输入状态下，FF执行的是什么功能？逻辑功能011110115.当、都接低电平时，观察，端的状态，当、同时由低电平跳为高电平时，注意观察，端的状态，重复3-5次看，端的状态是否相同，以正确理解“不定”状态的含义。表4.1142基本R-S触发器测试1.观察并记录FF的，、143（2）Sd端接低电平，Rd端加脉冲。（3）Sd端接高电平，Rd端加脉冲。（4）

连接Sd、Rd，并加脉冲。记录并观察(2)(3)(4)三种情况下Q，Q端状态。从中总结出基本R-SFF的Q或Q端的状态改变和输入端Sd

、Rd的关系。42（2）Sd端接低电平，Rd端加脉冲。例子144RDSDQQ00011000111110110100例子43RDSDQQ000110001111101101002、维持-阻塞型D触发器功能测试图4.2DFF逻辑符号14574LS74双D触发器（正沿触发）RdCPDSdQQGNDVcc1362147452、维持-阻塞型D触发器功能测试图4.2DFF逻辑维持-阻塞型D触发器功能测试的实验步骤(1)分别在Sd、Rd端加低电平，观察并记录Q，Q端的状态。(2)令Sd、Rd端为高电平，D端分别接高，低电平，用点动脉冲作为CP，观察并记录当CP为0、↑、1、↓时Q端的状态变化。(3)当Sd=Rd=1、CP=0（或CP=1），改变D端信号，观察Q端的状态是否变化？整理上述实验数据，将结果填入表3.2中。CPD01xx0110xx0111↑00111↑101表4.2146维持-阻塞型D触发器功能测试的实验步骤(1)分别在Sd、Rd令Sd=Rd=1，将D和端相连，CP加连续脉冲，用双踪示波器观察并记录Q相对与CP的波形。147令Sd=Rd=1，将D和端相连，CP加连续脉冲，用双踪示波器1483、负边沿J-K触发器功能测试74LS112双J-K触发器（负沿触发）473、负边沿J-K触发器功能测试74LS112双J-K双J-K负边沿触发器74LS112的逻辑符号如4.3所示。自拟实验步骤，测试其功能，并将结果填入表3.3中。若令J=K=1时，CP端加连脉冲，用双踪示波器观察Q-CP端波形，和DFF的D和端相连接时观察到的Q端的波形比较，有和异同点？

CPJK

01XXXX10XXXX11↓0X011↓1X011↓X0111↓X11图4.3表3.3149RdCPJSdQQGNDVcc156316845K21双J-K负边沿触发器74LS112的逻辑符号如4.3所示。4.触发器功能转换（1）将D触发器和J-K触发器转换成T’触发器，列出表达式，画出实验电路图。（2）接入连续脉冲，观察各触发器CP及Q端波形，比较两者关系。（3）自拟实验数据并填写之。1504.触发器功能转换（1）将D触发器和J-K触发器转换成T’6、触发器功能转换将D触发器和J-K触发器转换成触发器，列出表达式，画出实验电路图。接入连续脉冲，观察各触发器CP及Q端波形，比较两者关系。自拟实验数据并填写之。1516、触发器功能转换将D触发器和J-K触发器转换成触发器，列实验五时序电路测试及研究152实验芯片：74LS00二输入端四与非门74LS10三输入端三与非门74LS1944位双向移位存储器74LS175四D触发器实验五时序电路测试及研究51实验芯片：153VCCQDQD4DQC3DQCCPRQAQA1D2DQBQBGND74LS175四D触发器52VCCQDQD4DQC3DQCCPRQAQA1D2DQB1541DC12DC23DC3CP4DC4“1”74LS175RRRRABCD接LED电平指示灯1、自循环移位寄存器—环行计数器断开1D和QD，将A、B、C、D置为1000，用单脉冲计数，用状态转换图表示各触发器状态。断开1D和QD，将A、B、C、D置为1100，用单脉冲计数，用状态转换图表示各触发器状态。531DC12DC23DC3CP4DC4“1”74LS1751551DC12DC23DC3CP4DC4“1”74LS175RRRRABCD接LED电平指示灯&&541DC12DC23DC3CP4DC4“1”74LS17515674LS10三输入端三与非门5574LS10三输入端三与非门157562、测试40194的逻辑功能15874LS194（CD40194）的引脚图215345678141312111092、测试40194的逻辑功能5774LS194（CD4019159CD40194芯片功能表58CD40194芯片功能表160清除模式时钟串行输入输出功能总结CRS1S0CPSLSRD0D1D2D30XX↑XXXXXX111↑XXabcd101↑X0XXXX101↑X1XXXX101↑X0XXXX101↑X0XXXX110↑1XXXXX110↑1XXXXX110↑1XXXXX110↑1XXXXX100↑XXXXXX表5.1寄存器功能表59清除模式时钟串行输入输出功能总结CRS1S0CPSLSR3、用CD40194实现环形计数器自拟实验电路，用并行送数法输入二进制代码（0100），然后实现右移循环，观察寄存器输出状态的变换，填表5.2161CPQ0Q1Q2Q300100123453、用CD40194实现环形计数器自拟实验电路，用并行送数法4、实现数据的串行、并行转换串行输入，并行输出1624、实现数据的串行、并行转换串行输入，并行输出61课后问题总结时序电路的特点163课后问题总结时序电路的特点62实验六集成计数器实验芯片74LS00二输入端四与非门1片74LS90二-五-十混合进制计数器2片实验内容90芯片的功能测试任意进制计数器(1)复位法(2)置位法(3)45进制计数164实验六集成计数器实验芯片6316574LS00四2输入与非门6474LS00四2输入与非门16674LS90(二—五—十进制异步计数器)9(1)9(2)0(2)0(1)6574LS90(二—五—十进制异步计数器)9(1)9(2)167模二模五A(CP1)B(CP2)74LS90(二—五—十进制异步计数器)R0(1)R0(2)S9(1)S9(2)直接置9直接置零66模二模五A(CP1)B(CP2)74LS90(二—五—十168168二进制计数：CP1输入QA输出五进制计数：CP2输入QDQCQB输出模二模五A(CP1)B(CP2)74LS90(二—五—十进制异步计数器)R0(1)R0(2)S9(1)S9(2)6767二进制计数：CP1输入QA输出模二模五A(CP1)B169（A）十进制计数R0(1)R0(2)S9(1)S9(2)BA单脉冲计数C

68（A）十进制计数R0(1)R0(2)S9(1)S9(2)计数输出QDQCQBQA00000123456789表6.3十进制计数输出QDQCQBQA00000123456789表171（B）二-五混合进制计数R0(1)R0(2)S9(1)S9(2)BA单脉冲计数C70（B）二-五混合进制计数R0(1)R0(2)S9(1)S计数输出QAQDQCQB00000123456789表6.2二五进制计数输出QAQDQCQB00000123456789表173七进制计数-复位法(置零法)R0(1)R0(2)S9(1)S9(2)B单脉冲计数C&A74LS90&12543672七进制计数-复位法(置零法)R0(1)R0(2)S9(1174七进制计数-置位法(置数法)R0(1)R0(2)S9(1)S9(2)B单脉冲计数CA74LS9073七进制计数-置位法(置数法)R0(1)R0(2)S9(1画出七进制的

有效状态状态转换图

注意进位！画出七进制的

有效状态状态转换图

注意进位！176R0(1)R0(2)S9(1)S9(2)BAR’0(1)R’0(2)S’9(1)S’9(2)B’A’CPC74LS90(1)74LS90(2)&&单脉冲计数45进制计数器12345675R0(1)R0(2)S9(1)S9(2)BAR’0(1)课后习题整理实验数据(45进制的写前四个状态和后四个状态)总结计数器的使用特点177课后习题76实验七555定时器实验仪器实验箱，数字万用表，双踪示波器，实验箱附件实验芯片NE556双定时器1片电阻、电容178实验七555定时器实验仪器77实验内容555时基电路基本功能测试555定时器构成多谐振荡器555定时器构成单稳态触发器179实验内容555时基电路基本功能测试78180NE5561467891011121314352VCCTR2OUT2R2VC2TH2DIS2TR1GNDDIS1R1VC1OUT1TH179NE5561467891011121314352VCCTQQ++--A1A2T5K&&RVccTHVC5K5KTRDISGNDOUTNPNTH高电平触发端TR低电平触发端R复位端VC电压控制端DIS放电端OUT输出端VCC电源GND地分压器比较器RS触发器输出缓冲晶体管开关1QQ++--A1A2T5K&&RVccTHVC5K5KTRD1820UOL饱和>2VCC/3

111UOL>VCC/3

饱和<2VCC/3

>VCC/3

不变不变<2VCC/3<VCC/3

UOH截止UTHuoTD的状态URQQ++--A1A2T5K&&RVccTHVC5K5KTRDISGNDOUTNPN1810UOL饱和>2VCC/31UOL>VCC/3饱183RTHTRVCCDISOUTGNDVC+5V+5V2K22K1KLED图7.3基本功能测试82RTHTRVCCDISOUTGNDVC+5V+5V2K2184THTRROUTDISXX00导通>2/3VCC>1/3VCC10导通<2/3VCC>1/3VCC1原状态原状态<2/3VCC<1/3VCC11关断基本功能表83THTRROUTDISXX00导通>2/3VCC>1/3185RTHTRVCCDISOUTGNDVC+5VR2多谐振荡器R1C2C1R1=15KΩR2=5KΩC1=0.033μFC2=0.1μF1、用示波器观察并测量OUT端波形的频率，和理论估算值，算出频率的相对误差值2、将电阻值R1改为R1=15KΩ，R2=10KΩ，电容C不变，测量误差变化。84RTHTRVCCDISOUTGNDVC+5VR2多谐振荡186在电容充电时，暂稳态的持续时间在电容放电时，暂稳态的持续时间电路输出的矩形脉冲的周期85在电容充电时，暂稳态的持续时间在电容放电时，暂稳态的持续187RTHTRVCCDISOUTGNDVC+5V单稳态触发器RC2C1R=10KΩC1=0.01μFC2=0.1μF1、Vi是频率为25KHz左右的方波时，用双踪示波器观察并测量输出脉冲的宽度Tw2、调节Vi的频率，分析并观察输出端波形的变化。3、若想使Tw=30μS，怎样调整电路，测出有关的参数。V