计算机硬件及网络第五章-主存储器-黑白课件

第

5章

主存储器目录第五章总结[例5-4][练习5-10][练习5-9][看图写地址]中断INT21H第5章

主存储主要内容：

§5.1微型机的存储系统

§5.2半导体存储器☆

§5.3主存储器系统设计☆主要内容：§5.1微型机的存储系统§5.1微型机的存储系统将两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件或软硬件相结合的方法组织起来构成计算机的存储系统。系统的存储速度接近最快的存储器，容量接近最大的存储器。目前，在计算机系统中通常采用三级层次结构来构成存储系统，主要由高速缓冲存储器Cache、主存储器和辅助存储器组成。§5.1微型机的存储系统将两个或两个以上速度、容量和价格CPU高速缓存主存储器I/O接口电路辅存（磁盘、光盘、……..）CPU高速缓存主存储器I/O接口电路辅存（磁盘、光盘、……§5.2半导体存储器§5.2.1

半导体存储器的分类☆§5.2.2半导体存储器的性能指标☆§5.2.3半导体存储器的特点§5.2半导体存储器§5.2.1半导体存储器的分类☆§5.2.1

半导体存储器的分类分类方法：按半导体器件原理分类

★按存储原理(信息的可保存性)分类★按数据存取方式分类★半导体存储器分类★§5.2.1半导体存储器的分类分类方法：半导体存储器的分类按半导体器件原理分类★双极性TTL器件存储器:相对速度快,功耗大,集成度低单极性MOS器件存储器:相对速度低,功耗小,集成度高按存储原理(信息的可保存性)分类★随机存取存储器RAM：易失性，掉电时丢失数据。只读存储器ROM：非易失性，掉电后保持数据。按数据传送方式分类★并行存储器：多位同时传送。串行存储器：一位一位串行传送。半导体存储器的分类按半导体器件原理分类★半导体存储器只读存储器

ROM随机存取存储器RAMMOS型RAM双极型RAM动态RAM静态RAM掩膜式ROM★

可编程ROM-PROM★可光擦除编程ROM-EPROM★

可电擦除编程ROM-E2PROM★

半导体存储器分类半只读存储器随机存取存储器MOS型RAM双极型RAM动态RA§5.2.2

半导体存储器的性能指标存储容量

★存取时间功耗工作电源§5.2.2半导体存储器的性能指标存储容量★1.

存储容量★表示一个存储器芯片能存储的二进制信息总量。存储器芯片上有N个存储单元,每个单元可存放M位二进制数,则该芯片存储容量用N×M表示。例如SRAM芯片6264(8K×8)：有8K个存储单元，每个单元可存放8位二进制数，则此芯片存储容量是8K×8bit=8KB。存储容量通常以B、MB、GB、TB为单位来表示。各层次之间的换算关系为：

1KB=1024B=210B；1MB=1024KB=220B；

1GB=1024MB=230B；1TB=1024GB=240B1.存储容量★表示一个存储器芯片能存储的二进制信息总量2.

存取时间存取时间:存储单元写入数据及读出数据所需的时间,单位用ns表示,存取时间越短说明速度越快.注意：当CPU读写快而存储器存取慢时，常在读周期或写周期中加入等待周期，故增加了读写周期数。存储芯片手册中给出典型存取时间或最大存取时间：如：2732A-20和2732A-25，同一型号不同存取时间

2732A-20存取时间：200ns2732A-25存取时间：250ns2.存取时间存取时间:存储单元写入数据及读出数据所需的3.

功耗4.

工作电源

功耗：是存储器的重要指标，不仅表示存储器芯片的功耗，还确定了计算机系统中的散热问题。一般选用低功耗的存储芯片。工作电源：TTL型存储器芯片：＋5VMOS型存储器芯片：＋3V～＋18V存取时间和功耗的乘积为速度-功率乘积，是一项重要的综合指标。3.功耗4.工作电源功耗：是存储器的重要§5.2.3

半导体存储器的特点随机存取存储器RAM的特点只读存储器ROM的特点新型存储器的特点分类§5.2.3半导体存储器的特点随机存取存储器RAM的特点1.

RAM的特点特点：可以随机地对每个存储单元进行读写，但断电后信息会丢失。分类：根据半导体器件原理不同可分为：双极性RAM：速度快，用于高速缓存。功耗大,集成度低，成本高，不用于内存。MOS型RAM：功耗低，集成度高，价格便宜用于内存。速度慢不用于高速缓存。1.RAM的特点特点：可以随机地对每个存储单元进行读写，但MOS型RAM的分类按存储单元的不同构造分为以下两类：静态存储器SRAM存放的信息在不停电的情况下能长时间保留不变，只要不掉电所保存的信息就不会丢失。动态存储器DRAM保存的内容即使在不掉电的情况下隔一定时间后也会自动消失，因此要定时对其进行刷新。不挥发型RAM(NonVolatileRAM)掉电后信息不丢失，可随机地读写数据。用于Flash存储器(闪存)。MOS型RAM的分类按存储单元的不同构造分为以下两类：①

静态存储器SRAM构成：静态SRAM的基本存储单元由6个MOS管组成触发器构成，可以存放二进制的1bit信息。优点：工作稳定，使用方便，不需外加刷新电路。缺点：集成度不高，功耗大，价格高。典型芯片:6116(2K×8),6264(8K×8),62128(16K×8),62256(32K×8)等。用途：高速缓存。①静态存储器SRAM构成：静态SRAM的基本存储单元由6个②

动态存储器DRAM构成：基本存储单元由1个MOS管加1个电容组成，每个单元可以存放二进制的1bit信息。优点：集成度很高、功耗低，用于内存。缺点：需外加刷新电路，向电容充电。原因：只要电容上电荷不损失，所存储信息就不丢失。但电容上电荷必然损失，在使用时必须定时向电容充电补充损失的电荷。芯片：2116(16K×1),4164(64K×1),6256(256K×1)HM5116100(16M×1),HM5116160(1M×16)等。②动态存储器DRAM构成：基本存储单元由1个MOS管加1个Flash存储器(不挥发型RAM)Flash存储器：是一种电可擦除、可重写的非易失性的存储器。特点：读写速度快，断电后信息不丢失、集成度高、容量大、价格低。数据存取时无需机械运动部件，存取速度大大高于磁盘系统(外存)。应用：数码闪存卡：主流数码存储介质。用在数码相机、MP3播放器、掌上电脑、手机等数字设备上。Flash存储器(不挥发型RAM)Flash存储器：是一种2.ROM的特点：按存储单元的结构和生产工艺的不同，可分为：掩模型ROM可编程型PROM光擦除型EPROM电擦除型EEPROM(E2PROM)2.ROM的特点：按存储单元的结构和生产工艺的不同，可分为①掩模型ROM

②可编程型ROM掩膜型ROM：在制作集成电路时，用定做的掩膜进行编程(未金属化的位存“1”；否则存“0”)。芯片信息已定，用户不能修改。用于大批量定型产品的生成，成本较低。可编程型PROM：允许用户根据需要编写其中的内容，但只允许编程一次。信息一旦写入便永久固定，不能再改变。用于小批量产品的生产，成本较低。①掩模型ROM②可编程型ROM掩膜型ROM：在制作集成电特点：用户可根据需要向芯片单元写入信息。在擦除信息时要从电路上取下芯片，置于紫外线或X光下照射十几分钟，才能将芯片上的信息全部擦除，然后在专用的编程器上将新的信息写入(在写入之前应确保芯片是全“1”状态)。常用的芯片：2716(2K×8)、2732(4K×8)、2764(8K×8)、27128(16K×8)、27256(32K×8)③光擦除型

EPROM特点：用户可根据需要向芯片单元写入信息。在擦除信息时要从电路④电擦除型

EEPROM(E2PROM)特点：擦除信息时，不需要将芯片从电路板上取下，而是直接用电信号进行擦除，对其编程也是在线操作，因此改写步骤简单，掉电后内容不丢失。常温下可保存十年，可擦写一万次。两种接口：并行接口芯片：容量大、速度快，读写方法简单，功耗大、价格高，如2816(2K×8)，2864(8K×8)串行接口芯片：体积小、功耗低、价格低，速度慢读写方法复杂。如2416(2K×8)，2464(8K×8)④电擦除型EEPROM(E2PROM)特点：擦除信息时，不3.

新型存储器的特点发展方向：1.大容量化、高速化、低电压低功耗化。

2.开发多种特殊的存储器常用的新型存储器：

快擦写Flash存储器

多端口读写存储器

内存条3.新型存储器的特点发展方向：(1)

快擦写Flash存储器Flash存储器：是一种电可擦除、可重写的非易失性的存储器。(FlashE2PROM)特点：读写速度快，断电后信息不丢失、容量大、价格低。与普通的E2PROM相比，它具有更高的性价比，且体积小、功耗低，使用方便。应用：数码闪存卡：主流数码存储介质。用在数码相机、MP3播放器、掌上电脑、手机等数字设备上。(1)快擦写Flash存储器Flash存储器：是一种电可擦§5.3主存储器设计5.3.1

存储器芯片的选择5.3.2

存储器与CPU的连接★5.3.3

存储器的寻址方法★5.3.4

总结

例题分析★§5.3主存储器设计5.3.1存储器芯片的选择§5.3.1存储器芯片的选择存储器芯片的选择概述存储器芯片类型的选择存储器芯片容量的选择存储器芯片速度的选择存储器芯片功耗的选择§5.3.1存储器芯片的选择存储器芯片的选择概述存储器芯片的选择设计时，根据需要、用途、性价比等合理选择芯片的类型、容量、速度和功耗。例如：在测控、仪表、家电、智能终端等设备中：

1.需运行的程序固定不变，存放在ROM中研制阶段：EPROM、EEPROM、Flash芯片产品定型：不需升级使用ROM芯片需升级使用EEPROM或Flash芯片2.运行过程中产生的数据存放在RAM中。其中ROM和RAM的容量可视需要而定。存储器芯片的选择设计时，根据需要、用途、性价比等合理选择芯片1.存储器芯片类型的选择对容量要求较小的专用设备中，应选用静态RAM芯片。可节省刷新电路，简化硬件电路。对容量要求较大的系统中，应选用集成度较高的动态RAM芯片，虽需刷新电路，但可减少芯片数量和体积并降低成本。例如PC微机就用动态RAM构成主存储器系统。1.存储器芯片类型的选择对容量要求较小的专用设备中，应选2.容量3.速度容量：不同型号的芯片容量不同。原则：用较少数量的芯片，并考虑成本和硬件设计的简单性。速度：存取速度越快价格越高。原则：既要保证系统的可靠运行,又要提高系统的性价比。2.容量3.速度容量：4.存储器芯片功耗的选择芯片材料和工艺不同，功耗也不同。相同指标的芯片，功耗越小价格越高。依据：根据应用条件、设备的散热环境来选择。例如：大型设备散热环境好,使用交流电供电,对芯片功耗无严格要求,可选成本低功耗高的芯片；对用电池供电体积小,为保证使用时间长和发热较少，应选用功耗较小的芯片,如笔记本。4.存储器芯片功耗的选择芯片材料和工艺不同，功耗也不同。§5.3.2存储器与CPU的连接与CPU的连接注意以下几点：地址线、数据线、控制线的连接

★总线的负载能力存储器芯片与CPU的速度匹配§5.3.2存储器与CPU的连接与CPU的连接注意以下几1.

地址线、数据线、控制线的连接★(1)CPU经地址总线向存储器发出要访问存储器单元的地址信息，确定某地址单元有效。

注意：

CPU地址总线宽度确定内存的最大寻址范围。

CPU地址线低位与芯片地址线连接，高位与片选连接。

(2)根据CPU是对地址单元进行读操作还是写操作的指令功能，CPU经控制总线向存储器发出控制信息。注意：一般芯片的请求、读/写控制信号与CPU相连。(3)CPU与某存储单元间经数据总线交换数据信息。注意：要考虑CPU总线宽度和存储芯片数量。图1.地址线、数据线、控制线的连接★(1)CPU经地址2.总线的负载能力主存储器系统由多片ROM和RAM芯片组成。每片芯片均接在总线上，若芯片数量较多，必然增大总线的负担，所以要求总线应具有较大的负载能力。一般在CPU与总线间接入总线驱动器(功率放大)，来提高总线的负载能力。常用的总线驱动器有：单向74LS244、双向8位缓冲器74LS245、8位锁存缓冲器74LS373等。2.总线的负载能力主存储器系统由多片ROM和RAM芯片组成3.速度匹配CPU取指令周期和存储器的读/写周期都有固定的时序，若速度不匹配就会影响CPU的运行效率。从存储芯片标记可识别芯片的速度：如：2732A-20、2732A-25、2732A-30

2732A-20存取时间：200ns2732A-25存取时间：250ns

2732A-30存取时间：300ns3.速度匹配CPU取指令周期和存储器的读/写周期都有固定的§5.3.3存储器的寻址方法★地址线分配：片内地址线：根据存储单元数确定★

字选：选中片内存储单元。片选地址线：利用剩余的地址线★

片选：选中存储器芯片。片选的设计方法：线选法

★全译码法★译码法部分译码法★

存储器系统设计§5.3.3存储器的寻址方法★地址线分配：片内地址线：根1.线选法的应用用某一条地址线作为某一芯片的片选控制。优点：方法简单，不需要另外的硬件。缺点：多片存储芯片构成的存储系统中，会造成芯片间的地址不连续。[例题]由1KBROM(1024×8bit)芯片和1KBRAM(1024×8bit)构成主存储器系统。用线选法完成存储器芯片的片选控制，分析地址空间分配。图1.线选法的应用用某一条地址线作为某一芯片的片选控制。图8088D0~D7D0~D7D0~D7A0~A9A0~A9A0~A9A11A10CECE1KBRAM1KBROMDBAB该CPU数据线8条地址线16条OEWEOEWRRD引脚图8088D0~D7D0~D7D0~D7A0~A9A0~A9A线选法例题分析片内地址线：片内地址线均为10条，A0~A9。片选地址线：A10和A11分别控制ROM和RAM的片选端CE，A12~A15未用。1KBROM地址空间分配：0800H~0BFFH1KBRAM地址空间分配：0400H~07FFH000000000001××××111111111101××××A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15000000000010××××111111111110××××A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15图线选法例题分析片内地址线：片内地址线均为10条，A0~A9。分析：已用片选地址线：由于CPU某一时刻只能选中一片芯片，若选中1KBROM，则A11=1，A10=0；若选中1KBRAM，则A11=0，A10=1。存储单元的重叠地址数分析：由于片选地址线中有A12~A15未用，当它们的值从0000B~1111B变化时，每个单元重叠地址数为16个(24)。芯片间地址连续性分析：连续。1KBROM的地址空间是0800H~0BFFH，1KBRAM的地址空间为0400H~07FFH。分析：已用片选地址线：由于CPU某一时刻只能选中一片芯片，若2.译码法的应用部分译码法的应用全译码法的应用[例5-4][练习5-10][练习5-9][看图写地址]第五章总结2.译码法的应用部分译码法的应用[例5-4][练习5-1①部分译码法的应用片选地址线中只有一部分参加译码。优点：存储芯片地址可以连续。缺点：有重叠地址。[例题]1KBROM(1024×8)芯片和1KBRAM(1024×8)芯片构成主存储器系统。用部分译码法完成存储器芯片的片选控制，分析地址空间分配。图①部分译码法的应用片选地址线中只有一部分参加译码。图CPUD0~D7A0~A9A11D0~D7A0~A9CE1KBROMD0~D7A0~A9CE1KBRAMDBAB译码器CPUD0~D7A0~A9A11D0~D7A0~A9CE1K部分译码法例题分析片内地址线：片内地址线均为10条，A0~A9。片选地址线：A11经译码器控制ROM和RAM的片选端CE，A10、A12~A15未用。1KBROM地址空间分配：0000H~03FFH1KBRAM地址空间分配：0800H~0BFFH0000000000×0××××1111111111×0××××A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A150000000000×1××××1111111111×1××××A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15部分译码法例题分析片内地址线：片内地址线均为10条，A0~A分析：已用片选地址线：仅用片选地址线A11经译码完成对1KBROM和1KBRAM的片选端CE的控制。译码器的特点可保证CPU在某一时刻仅能选中一片芯片。存储单元的重叠地址数分析：由于片选地址线中有A10,A12~A15未用，当它们的值从00000B~11111B变化时，每个单元重叠地址数为32个(25)。芯片间地址连续性分析：不连续的。1KBROM的地址空间是0000H~03FFH，1KBRAM的地址空间为0800H~0BFFH。分析：已用片选地址线：仅用片选地址线A11经译码完成对1KB②全译码法的应用片选地址线全部参加译码。优点：存储芯片地址有唯一的地址，便于主存储器系统的扩展。[例题]1KBROM(1024×8)芯片和1KBRAM(1024×8)芯片构成的主存储器系统。用全译码法完成存储器芯片的片选控制，分析地址空间分配。要求：主存储器系统的地址范围是8000H~87FFH。图74LS138②全译码法的应用片选地址线全部参加译码。图74LS138CPUD0~D7A0~A9A15D0~D7A0~A9CE1KBROMD0~D7A0~A9CE1KBRAMDBABA14A13A12A11A1074LS138Y2Y1Y0G2AG2BG1CBAY3Y6Y5Y4Y774LS138CPUD0~D7A0~A9A15D0~D7A0~A9CE1K全译码法例题分析片内地址线：片内地址线均为10条，A0~A9。片选地址线：A10~A15全部经译码器控制ROM和RAM的片选端CE。1KBROM地址空间分配：8000H~83FFH1KBRAM地址空间分配：8400H~87FFH

00000000000000011111111111000001A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A1500000000001000011111111111100001A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15图全译码法例题分析片内地址线：片内地址线均为10条，A0~A9分析：已用片选地址线：用全部片选地址线A10~A15经译码器完成对1KBROM和1KBRAM的片选端CE的控制。可保证CPU在某一时刻仅能选中一片芯片。存储单元的重叠地址数分析：A10~A15全部使用，每个存储单元都有唯一的地址，无重叠地址。芯片间地址连续性分析：芯片间地址是连续的。1KBROM的地址空间是8000H~83FFH，1KBRAM的地址空间为8400H~87FFH。6条片选地址线经译码可产生64个译码输出，可控制64片1KB的存储芯片，完成64KB的主存储器系统的组织。全部译码法可扩展主存储器系统。分析：已用片选地址线：用全部片选地址线A10~A15经译码器[例5-4]用全译码法设计一个12KB的主存储器系统。其低8KB为EPROM,用两片4K×8位的2732A。高4K为SRAM,用两片2K×8位的6116。主存储器系统的地址范围是0000H~2FFFH。(地址线16条、数据线8条)解：(1)EPROM2732A的片内地址线：容量为4KB×8位，片内地址线为12条，即A0-A11。

(2)SRAM6116的片内地址线：容量为2KB×8位，片内地址线为11条，即A0-A10。

(3)用74LS138译码器进行全译码：74LS138连接图地址[例5-4]用全译码法设计一个12KB的主存储器系统。其低74LS138Y0Y1Y2Y3Y4Y5Y6Y7G2AG2BG1ABC译码输出地址输入允许输入译码输出地址输入允许输入0Y0Y1Y2Y3Y4Y5Y6Y7G2BG2AG1BAC01001001001001001001001000001011010111101010101011111111011111111011111111011111111011111111011111111011111111074LS138译码器引脚和真值表74LS138Y0Y1Y2Y3Y4Y5Y6Y7G2AG2BG8088CPUA0~A11D0~D7A0~A11D0~D7OE2732AA0~A11D0~D7OE2732AABDBA14A13A12A0~A10D0~D7OE6116A0~A10D0~D7OE6116A15RDWRWEWECECECECE74LS138Y2Y1Y0G2AG2BG1CBAM/IOA11A11VCC或或引脚图8088A0~A11D0~D7A0~A11D0~D7OE27第一片2732A地址空间分配：0000H~0FFFH00000000000000001111111111110000A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A1500000000000010001111111111111000A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A1500000000000001001111111111100100A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A1500000000000101001111111111110100A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15第二片2732A地址空间分配：1000H~1FFFH第一片6116地址空间分配：2000H~27FFH第二片6116地址空间分配：2800H~2FFFH第一片2732A地址空间分配：0000H~0FFFH0000例题分析：用4K×8位的DRAM芯片构成64K字节的存储器,问(1)需要多少块芯片?(2)该存储器需要多少条地址线，如何进行分配？解：(1)64K/4K=16（片）

(2)16条地址线，片内12条(字选)，片选4条分析：(1)用4K×8位的动态RAM芯片构成64K字节的存储器需要16块芯片(64KB/4KB=16)(2)该存储器需要片内地址12条(4K=212，A0～A11)，片选输入端需4条(24=16片=16组,A12～A15)例题分析：P2385-10

CPU中用2片6116(2048×8)组成4KB的RAM,用地址线A13和A14分别作为2片6116的片选控制(线选法)，各片6116的地址范围是多少？解：每片6116的存储单元是2048(211)需片内11条，即A0-A10,而A13和A14分别为片选，每单元重叠23=8个。00000000000××10×11111111111××10×A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A1500000000000××01×11111111111××01×A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15第二片(×10××00000000000－×10××11111111111)第一片(×01××00000000000－×01××11111111111)图P2385-10CPU中用2片6116(2048×CPUD0~D7A0~A10A13D0~D7A0~A10CE2KBRAMD0~D7A0~A10CE2KBRAMDBABA14RDWRWEOEOEWE引脚图CPUD0~D7A0~A10A13D0~D7A0~A10CEEPROMSRAMEPROMSRAMP2385-9

8088用16条地址线8条数据线，全译码法。用2114芯片(1024×4)组成2KBRAM,需要用多少片2114？给定地址范围3000H~37FFH,地址线如何连接？

每组几个芯片？需要几个芯片组？片内多少条？片选多少条？解：(1)1024×4bit，由于2114每存储单元仅有4bit，需要构成每一存储单元8bit，要2片构成一组，构成2KBRAM则需要2组芯片组，共需要4片。

(2)2114芯片的存储单元数量为1024(210),需要片内地址线10条，即A0-A9，其余为片选地址线A10-A15。图地址P2385-98088用16条地址线8条数据线从表中可知，每片2114片内地址线A0-A9从全0到全1，可寻址片内每个存储单元。

片选地址线A15-A10为固定值001100，选中一组2114，A15-A10为固定值001101，选中另外一组2114。00000000001011001111111111101100A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15图00000000000011001111111111001100A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15第一组(3000H－33FFH)第二组(3400H－37FFH)从表中可知，每片2114片内地址线8088CPUD0~D7A0~A9D0~D3A0~A9CE2114D4~D7A0~A9CE2114DBABA15A14A11A10D0~D3A0~A9CE2114D4~D7A0~A9CE2114RDWRWEWEWEWEOEOEOEOE74LS138Y2Y1Y0G2AG2BG1CBAY3Y6Y5Y4Y7A13A128088D0~D7A0~A9D0~D3A0~A9CE21148088D0~D7A0~A10D0~D7A0~A10CE6116D0~D7A0~A10CE6116DBABA15A14A11D0~D7A0~A10CE6116D0~D7A0~A10CE6116RDWRWEWEWEWEOEOEOEOE74LS138Y2Y1Y0G2AG2BG1CBAY3Y6Y5Y4Y7A13A12M/IO例：根据电路图，写出给内存芯片分配的地址。地址8088D0~D7A0~A10D0~D7A0~A10CE600000000000001101111111111100110A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A1500000000000110101111111111111010A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15第一片(5800H－5FFFH)第二片(6000H－67FFH)00000000000011101111111111101110A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A1500000000000101101111111111110110A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15第三片(6000H－6FFFH)第四片(7000H－77FFH)000000000000011011111111111001第五章总结存储器的各种分类。★存储器的容量计算。(比如：1024×4bit)★存储器的设计(用多少芯片，地址线分配)

74LS138★数据总线连接：考虑存储芯片的容量(多少位)。★地址总线连接：地址宽度确定内存的最大寻址范围。地址线低位与芯片地址线连，高位与片选连。★控制总线连接：芯片的读/写控制信号与CPU相连。第五章总结存储器的各种分类。★编写程序：比较两个字符串STRING1和STRING2所含字符是否完全相同，若相同显示‘MATCH’，反之，显示‘NOMATCH’。

数据段：

YESDB‘MATCH’,’$’;$表示字符串的结束NODB‘NOMATCH’,’$’

9号功能：LEADX,YESMOVAH,9INT21H

;每次显示一个字符串

2号功能：MOVDL,35HMOVAH,2INT21H

;每次显示一个字符编写程序：比较两个字符串STRING1和STRINGDATASEGMENTST1DB‘ABCDE’MEQU$-STRING1ST2DB‘ABCDF’NEQU$-STRING2YESDB‘MATCH’,’$’NODB‘NOMATCH’,’$’DATAENDSCODESEGMENTASSUMECS:CODE,DS:DATA,ES:DATASTART:MOVAX,DATAMOVDS,AXMOVES,AX

MOVAL,MCMPAL,N

JNENEXT

MOVCX,N

LEASI,ST1LEADI,ST2CLD

REPECMPSBJNENEXT

LEADX,YESMOVAH,9INT21HJMPEXITNEXT:LEADX,NOMOVAH,9INT21HEXIT:MOVAH,4CHINT21HCODEENDSENDSTART4-17程序：DATASEGMENTJNENEX

ABC:MOVCX,10000;万位

CALLABD

MOVCX,1000;千位

CALLABD

MOVCX,100;百位

CALLABD

MOVCX,10;十位

CALLABD

MOVCX,1;个位

CALLABD

MOVAH,4CHINT21H

ABDPROCMOVAX,BXMOVDX,0

DIVCXMOVBX,DXMOVDX,AXADDDL,30HMOVAH,02H

INT21HRETABDENDPCODEENDSENDSTADATASEGMENTXDW-10DATAENDSCODESEGMENTASSUMECS:CODE,DS:DATASTA:MOVAX,DATAMOVDS,AXMOVBX,X

TESTBX,BXJNSABCNEGBX

MOVDL,2DH;负号

MOVAH,02HINT21H显示一个字数据：ABC:MOVCX,10000;万位ABDPROCDA

第

5章

主存储器目录第五章总结[例5-4][练习5-10][练习5-9][看图写地址]中断INT21H第5章

主存储主要内容：

§5.1微型机的存储系统

§5.2半导体存储器☆

§5.3主存储器系统设计☆主要内容：§5.1微型机的存储系统§5.1微型机的存储系统将两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件或软硬件相结合的方法组织起来构成计算机的存储系统。系统的存储速度接近最快的存储器，容量接近最大的存储器。目前，在计算机系统中通常采用三级层次结构来构成存储系统，主要由高速缓冲存储器Cache、主存储器和辅助存储器组成。§5.1微型机的存储系统将两个或两个以上速度、容量和价格CPU高速缓存主存储器I/O接口电路辅存（磁盘、光盘、……..）CPU高速缓存主存储器I/O接口电路辅存（磁盘、光盘、……§5.2半导体存储器§5.2.1

半导体存储器的分类☆§5.2.2半导体存储器的性能指标☆§5.2.3半导体存储器的特点§5.2半导体存储器§5.2.1半导体存储器的分类☆§5.2.1

半导体存储器的分类分类方法：按半导体器件原理分类

★按存储原理(信息的可保存性)分类★按数据存取方式分类★半导体存储器分类★§5.2.1半导体存储器的分类分类方法：半导体存储器的分类按半导体器件原理分类★双极性TTL器件存储器:相对速度快,功耗大,集成度低单极性MOS器件存储器:相对速度低,功耗小,集成度高按存储原理(信息的可保存性)分类★随机存取存储器RAM：易失性，掉电时丢失数据。只读存储器ROM：非易失性，掉电后保持数据。按数据传送方式分类★并行存储器：多位同时传送。串行存储器：一位一位串行传送。半导体存储器的分类按半导体器件原理分类★半导体存储器只读存储器

ROM随机存取存储器RAMMOS型RAM双极型RAM动态RAM静态RAM掩膜式ROM★

可编程ROM-PROM★可光擦除编程ROM-EPROM★

可电擦除编程ROM-E2PROM★

半导体存储器分类半只读存储器随机存取存储器MOS型RAM双极型RAM动态RA§5.2.2

半导体存储器的性能指标存储容量

★存取时间功耗工作电源§5.2.2半导体存储器的性能指标存储容量★1.

存储容量★表示一个存储器芯片能存储的二进制信息总量。存储器芯片上有N个存储单元,每个单元可存放M位二进制数,则该芯片存储容量用N×M表示。例如SRAM芯片6264(8K×8)：有8K个存储单元，每个单元可存放8位二进制数，则此芯片存储容量是8K×8bit=8KB。存储容量通常以B、MB、GB、TB为单位来表示。各层次之间的换算关系为：

1KB=1024B=210B；1MB=1024KB=220B；

1GB=1024MB=230B；1TB=1024GB=240B1.存储容量★表示一个存储器芯片能存储的二进制信息总量2.

存取时间存取时间:存储单元写入数据及读出数据所需的时间,单位用ns表示,存取时间越短说明速度越快.注意：当CPU读写快而存储器存取慢时，常在读周期或写周期中加入等待周期，故增加了读写周期数。存储芯片手册中给出典型存取时间或最大存取时间：如：2732A-20和2732A-25，同一型号不同存取时间

2732A-20存取时间：200ns2732A-25存取时间：250ns2.存取时间存取时间:存储单元写入数据及读出数据所需的3.

功耗4.

工作电源

功耗：是存储器的重要指标，不仅表示存储器芯片的功耗，还确定了计算机系统中的散热问题。一般选用低功耗的存储芯片。工作电源：TTL型存储器芯片：＋5VMOS型存储器芯片：＋3V～＋18V存取时间和功耗的乘积为速度-功率乘积，是一项重要的综合指标。3.功耗4.工作电源功耗：是存储器的重要§5.2.3

半导体存储器的特点随机存取存储器RAM的特点只读存储器ROM的特点新型存储器的特点分类§5.2.3半导体存储器的特点随机存取存储器RAM的特点1.

RAM的特点特点：可以随机地对每个存储单元进行读写，但断电后信息会丢失。分类：根据半导体器件原理不同可分为：双极性RAM：速度快，用于高速缓存。功耗大,集成度低，成本高，不用于内存。MOS型RAM：功耗低，集成度高，价格便宜用于内存。速度慢不用于高速缓存。1.RAM的特点特点：可以随机地对每个存储单元进行读写，但MOS型RAM的分类按存储单元的不同构造分为以下两类：静态存储器SRAM存放的信息在不停电的情况下能长时间保留不变，只要不掉电所保存的信息就不会丢失。动态存储器DRAM保存的内容即使在不掉电的情况下隔一定时间后也会自动消失，因此要定时对其进行刷新。不挥发型RAM(NonVolatileRAM)掉电后信息不丢失，可随机地读写数据。用于Flash存储器(闪存)。MOS型RAM的分类按存储单元的不同构造分为以下两类：①

静态存储器SRAM构成：静态SRAM的基本存储单元由6个MOS管组成触发器构成，可以存放二进制的1bit信息。优点：工作稳定，使用方便，不需外加刷新电路。缺点：集成度不高，功耗大，价格高。典型芯片:6116(2K×8),6264(8K×8),62128(16K×8),62256(32K×8)等。用途：高速缓存。①静态存储器SRAM构成：静态SRAM的基本存储单元由6个②

动态存储器DRAM构成：基本存储单元由1个MOS管加1个电容组成，每个单元可以存放二进制的1bit信息。优点：集成度很高、功耗低，用于内存。缺点：需外加刷新电路，向电容充电。原因：只要电容上电荷不损失，所存储信息就不丢失。但电容上电荷必然损失，在使用时必须定时向电容充电补充损失的电荷。芯片：2116(16K×1),4164(64K×1),6256(256K×1)HM5116100(16M×1),HM5116160(1M×16)等。②动态存储器DRAM构成：基本存储单元由1个MOS管加1个Flash存储器(不挥发型RAM)Flash存储器：是一种电可擦除、可重写的非易失性的存储器。特点：读写速度快，断电后信息不丢失、集成度高、容量大、价格低。数据存取时无需机械运动部件，存取速度大大高于磁盘系统(外存)。应用：数码闪存卡：主流数码存储介质。用在数码相机、MP3播放器、掌上电脑、手机等数字设备上。Flash存储器(不挥发型RAM)Flash存储器：是一种2.ROM的特点：按存储单元的结构和生产工艺的不同，可分为：掩模型ROM可编程型PROM光擦除型EPROM电擦除型EEPROM(E2PROM)2.ROM的特点：按存储单元的结构和生产工艺的不同，可分为①掩模型ROM

②可编程型ROM掩膜型ROM：在制作集成电路时，用定做的掩膜进行编程(未金属化的位存“1”；否则存“0”)。芯片信息已定，用户不能修改。用于大批量定型产品的生成，成本较低。可编程型PROM：允许用户根据需要编写其中的内容，但只允许编程一次。信息一旦写入便永久固定，不能再改变。用于小批量产品的生产，成本较低。①掩模型ROM②可编程型ROM掩膜型ROM：在制作集成电特点：用户可根据需要向芯片单元写入信息。在擦除信息时要从电路上取下芯片，置于紫外线或X光下照射十几分钟，才能将芯片上的信息全部擦除，然后在专用的编程器上将新的信息写入(在写入之前应确保芯片是全“1”状态)。常用的芯片：2716(2K×8)、2732(4K×8)、2764(8K×8)、27128(16K×8)、27256(32K×8)③光擦除型

EPROM特点：用户可根据需要向芯片单元写入信息。在擦除信息时要从电路④电擦除型

EEPROM(E2PROM)特点：擦除信息时，不需要将芯片从电路板上取下，而是直接用电信号进行擦除，对其编程也是在线操作，因此改写步骤简单，掉电后内容不丢失。常温下可保存十年，可擦写一万次。两种接口：并行接口芯片：容量大、速度快，读写方法简单，功耗大、价格高，如2816(2K×8)，2864(8K×8)串行接口芯片：体积小、功耗低、价格低，速度慢读写方法复杂。如2416(2K×8)，2464(8K×8)④电擦除型EEPROM(E2PROM)特点：擦除信息时，不3.

新型存储器的特点发展方向：1.大容量化、高速化、低电压低功耗化。

2.开发多种特殊的存储器常用的新型存储器：

快擦写Flash存储器

多端口读写存储器

内存条3.新型存储器的特点发展方向：(1)

快擦写Flash存储器Flash存储器：是一种电可擦除、可重写的非易失性的存储器。(FlashE2PROM)特点：读写速度快，断电后信息不丢失、容量大、价格低。与普通的E2PROM相比，它具有更高的性价比，且体积小、功耗低，使用方便。应用：数码闪存卡：主流数码存储介质。用在数码相机、MP3播放器、掌上电脑、手机等数字设备上。(1)快擦写Flash存储器Flash存储器：是一种电可擦§5.3主存储器设计5.3.1

存储器芯片的选择5.3.2

存储器与CPU的连接★5.3.3

存储器的寻址方法★5.3.4

总结

例题分析★§5.3主存储器设计5.3.1存储器芯片的选择§5.3.1存储器芯片的选择存储器芯片的选择概述存储器芯片类型的选择存储器芯片容量的选择存储器芯片速度的选择存储器芯片功耗的选择§5.3.1存储器芯片的选择存储器芯片的选择概述存储器芯片的选择设计时，根据需要、用途、性价比等合理选择芯片的类型、容量、速度和功耗。例如：在测控、仪表、家电、智能终端等设备中：

1.需运行的程序固定不变，存放在ROM中研制阶段：EPROM、EEPROM、Flash芯片产品定型：不需升级使用ROM芯片需升级使用EEPROM或Flash芯片2.运行过程中产生的数据存放在RAM中。其中ROM和RAM的容量可视需要而定。存储器芯片的选择设计时，根据需要、用途、性价比等合理选择芯片1.存储器芯片类型的选择对容量要求较小的专用设备中，应选用静态RAM芯片。可节省刷新电路，简化硬件电路。对容量要求较大的系统中，应选用集成度较高的动态RAM芯片，虽需刷新电路，但可减少芯片数量和体积并降低成本。例如PC微机就用动态RAM构成主存储器系统。1.存储器芯片类型的选择对容量要求较小的专用设备中，应选2.容量3.速度容量：不同型号的芯片容量不同。原则：用较少数量的芯片，并考虑成本和硬件设计的简单性。速度：存取速度越快价格越高。原则：既要保证系统的可靠运行,又要提高系统的性价比。2.容量3.速度容量：4.存储器芯片功耗的选择芯片材料和工艺不同，功耗也不同。相同指标的芯片，功耗越小价格越高。依据：根据应用条件、设备的散热环境来选择。例如：大型设备散热环境好,使用交流电供电,对芯片功耗无严格要求,可选成本低功耗高的芯片；对用电池供电体积小,为保证使用时间长和发热较少，应选用功耗较小的芯片,如笔记本。4.存储器芯片功耗的选择芯片材料和工艺不同，功耗也不同。§5.3.2存储器与CPU的连接与CPU的连接注意以下几点：地址线、数据线、控制线的连接

★总线的负载能力存储器芯片与CPU的速度匹配§5.3.2存储器与CPU的连接与CPU的连接注意以下几1.

地址线、数据线、控制线的连接★(1)CPU经地址总线向存储器发出要访问存储器单元的地址信息，确定某地址单元有效。

注意：

CPU地址总线宽度确定内存的最大寻址范围。

CPU地址线低位与芯片地址线连接，高位与片选连接。

(2)根据CPU是对地址单元进行读操作还是写操作的指令功能，CPU经控制总线向存储器发出控制信息。注意：一般芯片的请求、读/写控制信号与CPU相连。(3)CPU与某存储单元间经数据总线交换数据信息。注意：要考虑CPU总线宽度和存储芯片数量。图1.地址线、数据线、控制线的连接★(1)CPU经地址2.总线的负载能力主存储器系统由多片ROM和RAM芯片组成。每片芯片均接在总线上，若芯片数量较多，必然增大总线的负担，所以要求总线应具有较大的负载能力。一般在CPU与总线间接入总线驱动器(功率放大)，来提高总线的负载能力。常用的总线驱动器有：单向74LS244、双向8位缓冲器74LS245、8位锁存缓冲器74LS373等。2.总线的负载能力主存储器系统由多片ROM和RAM芯片组成3.速度匹配CPU取指令周期和存储器的读/写周期都有固定的时序，若速度不匹配就会影响CPU的运行效率。从存储芯片标记可识别芯片的速度：如：2732A-20、2732A-25、2732A-30

2732A-20存取时间：200ns2732A-25存取时间：250ns

2732A-30存取时间：300ns3.速度匹配CPU取指令周期和存储器的读/写周期都有固定的§5.3.3存储器的寻址方法★地址线分配：片内地址线：根据存储单元数确定★

字选：选中片内存储单元。片选地址线：利用剩余的地址线★

片选：选中存储器芯片。片选的设计方法：线选法

★全译码法★译码法部分译码法★

存储器系统设计§5.3.3存储器的寻址方法★地址线分配：片内地址线：根1.线选法的应用用某一条地址线作为某一芯片的片选控制。优点：方法简单，不需要另外的硬件。缺点：多片存储芯片构成的存储系统中，会造成芯片间的地址不连续。[例题]由1KBROM(1024×8bit)芯片和1KBRAM(1024×8bit)构成主存储器系统。用线选法完成存储器芯片的片选控制，分析地址空间分配。图1.线选法的应用用某一条地址线作为某一芯片的片选控制。图8088D0~D7D0~D7D0~D7A0~A9A0~A9A0~A9A11A10CECE1KBRAM1KBROMDBAB该CPU数据线8条地址线16条OEWEOEWRRD引脚图8088D0~D7D0~D7D0~D7A0~A9A0~A9A线选法例题分析片内地址线：片内地址线均为10条，A0~A9。片选地址线：A10和A11分别控制ROM和RAM的片选端CE，A12~A15未用。1KBROM地址空间分配：0800H~0BFFH1KBRAM地址空间分配：0400H~07FFH000000000001××××111111111101××××A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15000000000010××××111111111110××××A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15图线选法例题分析片内地址线：片内地址线均为10条，A0~A9。分析：已用片选地址线：由于CPU某一时刻只能选中一片芯片，若选中1KBROM，则A11=1，A10=0；若选中1KBRAM，则A11=0，A10=1。存储单元的重叠地址数分析：由于片选地址线中有A12~A15未用，当它们的值从0000B~1111B变化时，每个单元重叠地址数为16个(24)。芯片间地址连续性分析：连续。1KBROM的地址空间是0800H~0BFFH，1KBRAM的地址空间为0400H~07FFH。分析：已用片选地址线：由于CPU某一时刻只能选中一片芯片，若2.译码法的应用部分译码法的应用全译码法的应用[例5-4][练习5-10][练习5-9][看图写地址]第五章总结2.译码法的应用部分译码法的应用[例5-4][练习5-1①部分译码法的应用片选地址线中只有一部分参加译码。优点：存储芯片地址可以连续。缺点：有重叠地址。[例题]1KBROM(1024×8)芯片和1KBRAM(1024×8)芯片构成主存储器系统。用部分译码法完成存储器芯片的片选控制，分析地址空间分配。图①部分译码法的应用片选地址线中只有一部分参加译码。图CPUD0~D7A0~A9A11D0~D7A0~A9CE1KBROMD0~D7A0~A9CE1KBRAMDBAB译码器CPUD0~D7A0~A9A11D0~D7A0~A9CE1K部分译码法例题分析片内地址线：片内地址线均为10条，A0~A9。片选地址线：A11经译码器控制ROM和RAM的片选端CE，A10、A12~A15未用。1KBROM地址空间分配：0000H~03FFH1KBRAM地址空间分配：0800H~0BFFH0000000000×0××××1111111111×0××××A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A150000000000×1××××1111111111×1××××A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15部分译码法例题分析片内地址线：片内地址线均为10条，A0~A分析：已用片选地址线：仅用片选地址线A11经译码完成对1KBROM和1KBRAM的片选端CE的控制。译码器的特点可保证CPU在某一时刻仅能选中一片芯片。存储单元的重叠地址数分析：由于片选地址线中有A10,A12~A15未用，当它们的值从00000B~11111B变化时，每个单元重叠地址数为32个(25)。芯片间地址连续性分析：不连续的。1KBROM的地址空间是0000H~03FFH，1KBRAM的地址空间为0800H~0BFFH。分析：已用片选地址线：仅用片选地址线A11经译码完成对1KB②全译码法的应用片选地址线全部参加译码。优点：存储芯片地址有唯一的地址，便于主存储器系统的扩展。[例题]1KBROM(1024×8)芯片和1KBRAM(1024×8)芯片构成的主存储器系统。用全译码法完成存储器芯片的片选控制，分析地址空间分配。要求：主存储器系统的地址范围是8000H~87FFH。图74LS138②全译码法的应用片选地址线全部参加译码。图74LS138CPUD0~D7A0~A9A15D0~D7A0~A9CE1KBROMD0~D7A0~A9CE1KBRAMDBABA14A13A12A11A1074LS138Y2Y1Y0G2AG2BG1CBAY3Y6Y5Y4Y774LS138CPUD0~D7A0~A9A15D0~D7A0~A9CE1K全译码法例题