全集成低相位噪声LC 压控振荡器设计

2.4GHzMonolithicallyIntegratedLowPhaseNoiseLCVoltageControlledOscillatorLIUYingyi,WANGZhigong,QIANZhaohua（InstituteofRF-&OE-ICs,SoutheastUniversity,Nanjing210096,China）Abstract：AmonolithicallyintegratedlowphasenoiseLCvoltagecontrolledoscillator(VCO)inanISMbandispresented.ItisdesignedinTSMC’s0.18-μmmixed-signal1P6MCMOSprocess.Thelayoutsizeis740μm×700μm.Witha1.8Vsupplyvoltage,thepost-simulationgivesaphasenoiseof-124.2dBc/Hzat1MHzoffthecarrierof2.4GHz.Thepercenttuningrangeis23%andthecorecircuitdissipatedapowerofabout7.56mW.Keywords:Voltagecontrolledoscillator,On-chipinductor,Qualityfactor,Phasenoise,CMOSprocess全集成低相位噪声LC压控振荡器设计刘颖异，王志功，钱照华（东南大学射频集成电路与系统教育部工程研究中心，江苏南京210096）摘要：提出了一种应用于ISM频段的低相位噪声LCVCO。电路采用TSMC0.18μm1P6M混合信号CMOS工艺进行设计，芯片版图面积740μm×700μm。在电源电压为1.8V时，后仿真结果表明，电路工作频率为2.4GHz时，调谐范围为23%。在偏离中心频率1MHz处，相位噪声为-124.2dBc/Hz。核心部分功耗约为7.56mW。关键字：压控振荡器、片上电感、Q值、相位噪声、CMOS工艺1.引言由于CMOS工艺的截止频率已经达50GHz以上。同时，CMOS工艺具有便于集成和低成本的特点，片上电感的Q值已经可达10以上。这些条件使得CMOS工艺的全集成高性能LC压控振荡器（VCO）成为可能。本研究在Cadence平台上利用Spectre工具完成一个LCVCO的前后仿真。仿真结果表明电路中心频率为2.22GHz，调谐范围为23%。在偏离中心频率1MHz处，相位噪声为-129.5dBc/Hz。2.电路设计目前，应用最广泛的振荡器主要有两种，环形振荡器和LC调谐振荡器。其中LC调谐振荡器具有较好的相位噪声特性，交叉耦合振荡器属于LC调谐振荡器的一种，它不但具有良好的相位噪声特性，而且可以输出正交的正弦信号。交叉耦合振荡器一般有两种结构，NMOS交叉耦合结构和NMOS-PMOS交叉耦合结构。相对于NMOS交叉耦合结构，NMOS-PMOS交叉耦合结构具有更大的输出电压幅度、较小的功耗和更小的1/f3噪声拐点。但是，由于NMOS-PMOS结构具有三层MOS管，在输出电压摆幅最大时，作为尾电流源的MOS管可能会进入线性区，这样就极大地限制了这种结构的输出电压摆幅[3]。因为采用最大的输出电压幅度可以得到最大的信噪比[2]，所以本研究采用电阻取代MOS管作为尾电流源，电路如图1所示。——————————图1NMOS-PMOS交叉耦合结构VCO图1中，M1~M4构成电路核心部分，C1~C2为MOS可变电容，C3~C4为MIM固定电容，M5~M8构成缓冲电路，Vcon为控制电压，Vout1和Vout2可构成两路单端输出或一路差动输出。2.1片上电感在VCO的设计中，片上电感的Q值直接决定了VCO的性能，根据D.B.Leeson提出的相位噪声计算公式[4]：⎧⎪2FκTL(Δω)=10log⎨⎪Psig⎩⎡⎛ω⎞2⎤⎛Δω1/f301+⎢1+⎜⎟⎥⎜⎜Δω⎢⎝2QΔω⎠⎦⎥⎝⎣⎞⎫⎪(1)⎟⎟⎬⎪⎠⎭（F为经验参数）可知，要得到最小的相位噪声，应该采用高Q值的片上电感。为了选取高Q值的片上电感和简化分析，本研究采用了如图2所示的电感模型[1]并利用Agilent公司的ADS高频仿真软件在2.2GHz到2.7GHz之间对模型进行了参数提取，得到了表1所列结果。表1提取出的电感模型参数Ls2.565nHRs4ΩCsHYPERLINK"/retype/zoom/af336e2259010