实验08简易数字钟课件

40161是一个4位二进制同步加计数器CC40161功能表1、同步计数器40161的逻辑功能清零使能数据输入置数进位置数ET=CTT&ETPCO=Q3Q2Q1Q0ETCP操作状态0xxx清除10x预置110保持111计数实验原理40161是一个4位二进制同步加计数器CC40161功能表40161的时序波形图40161的时序波形图2.构成任意进制计数器的方法利用同步预置清零利用异步清零优点：清零可靠输出没有毛刺2.构成任意进制计数器的方法利用同步预置清零利用异步清零构成多位计数器的级联方法串行进位（异步）优点：简单；缺点：速度较慢六十进制计数器构成多位计数器的级联方法串行进位（异步）优点：简单；缺点：速构成多位计数器的级联方法六十进制计数器并行进位（同步）优点：速度较快；缺点：较复杂构成多位计数器的级联方法六十进制计数器并行进位（同步）优点：CD4511BC—BCD-to-7SegmentLatch/Decoder/Driver

TopViewDisplay灯测试灭灯锁存与74LS48管脚基本兼容A3A0A1A23.七段显示译码器CD4511BCCD4511BC—BCD-to-7SegmentLTruthTable*DependsupontheBCDcodeappliedduringthe0to1transitionofLE.X=Don’tCareTruthTable*DependsuponLightEmittingDiode(LED)Readout共阴七段显示器LightEmittingDiode(LED)Rea译码显示电路公共限流电阻译码显示电路公共限流电阻简易数字钟的功能要求

基本要求

准确计时，以数字形式显示时、分、秒的时间

小时的计时要求为“二十四进制”，分和秒的计时要求为“六十进制”简易数字钟的功能要求基本要求简易数字钟的组成框图

简易数字钟的组成框图1.分秒计数器的设计

电路的设计与装调

1.分秒计数器的设计电路的设计与装调2.小时计数器的设计74LS290（或90）的功能表计数L×L×计数×LL×计数L××L计数×L×LHLLH×HH××LLLL×L×HHLLLL××LHHQDQCQBQACPR9(2)R9(1)R0(2)R0(1)输出时钟置位输入复位输入在计数或清零时，均要求R9(1)和R9(2)中至少一个必须为0。只有在R0(1)和R0(2)同时为1时，才能清零。2.小时计数器的设计74LS290（或90）的功能表计2.小时计数器的设计用两片74LS290组成二十四进制计数器。00100100计数状态:00000000～00100011(0010

0100)0000

0000整体反馈清零方式2.小时计数器的设计用两片74LS290组成二十四进制计数(二十四进制计数译码显示电路)(二十四进制计数译码显示电路)校时电路的设计

当数字钟接通电源或者计时出现误差时，需要校正时间（或称校时）校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能为使电路简单，这里只进行分和小时的校时对校时电路的要求是在小时校正时不影响分和秒的正常计数在分校正时不影响秒和小时的正常计数校时方式有“快校时”和“慢校时”两种“快校时”是，通过开关控制，使计数器对1Hz的校时脉冲计数“慢校时”是用手动产生单脉冲作校时脉冲S1为校“分”用的控制开关S2为校“时”用的控制开关校时脉冲采用分频器输出的1Hz脉冲

当S1或S2分别为“0”时可进行“快校时”

如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时”需要注意的是，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，接电容C1、C2可以缓解抖动。必要时还应将其改为去抖动开关电路校时电路的设计当数字钟接通电源或者计时出现误差时，需要校正定时闹钟电路的设计

解：7时59分对应数字钟的时个位计数器的状态为(Q3Q2Q1Q0)H1=0111，分十位计数器的状态为(Q3Q2Q1Q0)M2=0101，分个位计数器的状态为(Q3Q2Q1Q0)M1=1001。若将上述计数器输出为“1”的所有输出端经过与门电路去控制音响电路，可以使音响电路正好在7点59分响，持续1分钟后（即8点时）停响。例：要求上午7时59分发出闹时信号，持续时间为1分钟。定时闹钟电路的设计解：7时59分对应数字钟仿广播电台正点报时电路的设计

仿广播电台正点报时电路的功能要求是：

每当数字钟计时快要到正点时发出声响;

通常按照4低音1高音的顺序发出间断声响;

以最后一声高音结束的时刻为正点时刻。秒个位计数器的状态CP(秒)Q3S1Q2S1Q1S1Q0S1功能500000

510001鸣低音520010停530011鸣低音540100停550101鸣低音560110停570111鸣低音581000停591001鸣高音000000停设4声低音（约500Hz）分别发生在59分51秒、53秒、55秒及57秒，最后一声高音（约1kHz）发生在59分59秒，它们的持续时间均为1秒。由表可得

仿广播电台正点报时电路的设计仿广播电台正点报时电路的功能要仿广播电台正点报时电路的设计只有当分十位的Q2M2Q0M2=11

分个位的Q3M1Q0M1=11

秒十位的Q2S2Q0S2=11秒个位的Q0S1=1时

音响电路才能工作这里采用的都是TTL与非门，如果用其它器件，则报时电路还会简单一些。仿广播电台正点报时电路的设计只有当分十位的Q2M2Q实验内容和要求完成数字钟基本功能（时分秒显示、校正小时和分钟、定时闹钟）小时的计时要求为“二十四进制”，分和秒的计时要求为“六十进制”。验收——演示功能。选做数字钟扩展功能报整点时数

。仿广播正点报时（4低1高）。实验内容和要求完成数字钟基本功能（时分秒显示、校正小时和分钟精品课件！精品课件！精品课件！精品课件！CD40161MC14161MC14011CD4011MC14511CD4511芯片管脚图CD40161MC14161MC14011CD40161是一个4位二进制同步加计数器CC40161功能表1、同步计数器40161的逻辑功能清零使能数据输入置数进位置数ET=CTT&ETPCO=Q3Q2Q1Q0ETCP操作状态0xxx清除10x预置110保持111计数实验原理40161是一个4位二进制同步加计数器CC40161功能表40161的时序波形图40161的时序波形图2.构成任意进制计数器的方法利用同步预置清零利用异步清零优点：清零可靠输出没有毛刺2.构成任意进制计数器的方法利用同步预置清零利用异步清零构成多位计数器的级联方法串行进位（异步）优点：简单；缺点：速度较慢六十进制计数器构成多位计数器的级联方法串行进位（异步）优点：简单；缺点：速构成多位计数器的级联方法六十进制计数器并行进位（同步）优点：速度较快；缺点：较复杂构成多位计数器的级联方法六十进制计数器并行进位（同步）优点：CD4511BC—BCD-to-7SegmentLatch/Decoder/Driver

TopViewDisplay灯测试灭灯锁存与74LS48管脚基本兼容A3A0A1A23.七段显示译码器CD4511BCCD4511BC—BCD-to-7SegmentLTruthTable*DependsupontheBCDcodeappliedduringthe0to1transitionofLE.X=Don’tCareTruthTable*DependsuponLightEmittingDiode(LED)Readout共阴七段显示器LightEmittingDiode(LED)Rea译码显示电路公共限流电阻译码显示电路公共限流电阻简易数字钟的功能要求

基本要求

准确计时，以数字形式显示时、分、秒的时间

小时的计时要求为“二十四进制”，分和秒的计时要求为“六十进制”简易数字钟的功能要求基本要求简易数字钟的组成框图

简易数字钟的组成框图1.分秒计数器的设计

电路的设计与装调

1.分秒计数器的设计电路的设计与装调2.小时计数器的设计74LS290（或90）的功能表计数L×L×计数×LL×计数L××L计数×L×LHLLH×HH××LLLL×L×HHLLLL××LHHQDQCQBQACPR9(2)R9(1)R0(2)R0(1)输出时钟置位输入复位输入在计数或清零时，均要求R9(1)和R9(2)中至少一个必须为0。只有在R0(1)和R0(2)同时为1时，才能清零。2.小时计数器的设计74LS290（或90）的功能表计2.小时计数器的设计用两片74LS290组成二十四进制计数器。00100100计数状态:00000000～00100011(0010

0100)0000

0000整体反馈清零方式2.小时计数器的设计用两片74LS290组成二十四进制计数(二十四进制计数译码显示电路)(二十四进制计数译码显示电路)校时电路的设计

当数字钟接通电源或者计时出现误差时，需要校正时间（或称校时）校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能为使电路简单，这里只进行分和小时的校时对校时电路的要求是在小时校正时不影响分和秒的正常计数在分校正时不影响秒和小时的正常计数校时方式有“快校时”和“慢校时”两种“快校时”是，通过开关控制，使计数器对1Hz的校时脉冲计数“慢校时”是用手动产生单脉冲作校时脉冲S1为校“分”用的控制开关S2为校“时”用的控制开关校时脉冲采用分频器输出的1Hz脉冲

当S1或S2分别为“0”时可进行“快校时”

如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时”需要注意的是，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，接电容C1、C2可以缓解抖动。必要时还应将其改为去抖动开关电路校时电路的设计当数字钟接通电源或者计时出现误差时，需要校正定时闹钟电路的设计

解：7时59分对应数字钟的时个位计数器的状态为(Q3Q2Q1Q0)H1=0111，分十位计数器的状态为(Q3Q2Q1Q0)M2=0101，分个位计数器的状态为(Q3Q2Q1Q0)M1=1001。若将上述计数器输出为“1”的所有输出端经过与门电路去控制音响电路，可以使音响电路正好在7点59分响，持续1分钟后（即8点时）停响。例：要求上午7时59分发出闹时信号，持续时间为1分钟。定时闹钟电路的设计解：7时59分对应数字钟仿广播电台正点报时电路的设计

仿广播电台正点报时电路的功能要求是：

每当数字钟计时快要到正点时发出声响;

通常按照4低音1高音的顺序发出间断声响;

以最后一声高音结束的时刻为正点时刻。秒个位计数器的状态CP(秒)Q3S1Q2S1Q1S1Q0S1功能500000

510001鸣低音520010停530011鸣低音5401