全加器逻辑电路图

全加器英语名称为

full-adder，是用门电路实现两个二进制数相一位全加器全加器。常用二进制四位全加器

74LS283。一位全加器：全加器是能够计算低位进位的二进制加法电路一位全加器(FA)的逻辑表达式为：S＝A⊕B⊕CinCo＝AB＋BCin＋ACin其中

A,B

为要相加的数，Cin

为和，Co

是进位输出；如果要实现多位加法可以进行级联，就是串起来使用；比如32位+32

位，就需要32

个全加器；这种级联就是串行结构速度慢，如果要并行快速相加可以用超前进位加法，超前进位加法前查阅相关资料；如果将全加器的输入置换成A

和

B

的组合函数

Xi

和

控制）,然后再将

X,Y

和进位数通过全加器进行全加，就是ALU

的逻辑结构结构。即

Y＝f（A，B）不同的控制参数可以得到不同的组合函数,因而能够实现多种算术运算和逻辑运算。半加器、全加器、数据选择器及数据分配器一、实验目的1.验证半加器、全加器、数据选择器、数据分配器的逻辑功能。2.学习半加器、全加器、数据选择器的使用。3.用与非门、非门设计半加器、全加器。4.掌握数据选择器、数据分配器扩展方法。二、实验原理1.半加器和全加器根据组合电路设计方法,列出半加器的真值表,见表

为：S

=AB

+

AB=

C

=

AB半加器的逻辑电路图如图17

所示。用两个半加器可组成全加器,原理图如图

18

所示。在实验过程中,我们可以选异或门74LS86

及与门

74LS08

来实现半加器的逻辑功能；也可用全与非门如74LS00、反相器

74LS04

组成半加器。这里全加器不用门电路构成,而选用集成的双全加器74LS183。其管脚排列和逻辑功能表分别见图19

和表

4.9

所示（a）用异或门组成的半加器（b）用与非门组成的半加器图

17

半加器逻辑电路图图

18

由二个半加器组成的全加器图

19

74LS183

双全加器管脚排列图2.数据选择器和数据分配器数据选择器又叫多路开关,其基本功能相当于单刀多位开关,其集成电路有“四选一”、“八选一”、“十六选一”等多种类型。这里我们以“八选一”数据选择器74LS151

为例进行实验论证。数据分配器,实际上其逻辑功能与数据选择器相反。它的功能是使数据由

1

个输入端向多个输出端中的某个进行传送,它的电路结构类似于译码器。所不同的是多了一个输入端。若选择器输入端恒为1,它就成了上一实验的译码器。实际上,我们可以用译码器集成产品充当数据分配器。例如,用

2-4

线译码器充当四路数据分配器,3–8

线译输出,而将译码器的使能输入充当数据分配器的数据输入。三、实验内容与步骤1.半加器、全加器（1）根据组合电路设计方法,列出半加器的逻辑功能表,见表

7。由异或门74LS86和与门74LS08组成半加器,半加器的实验电路图如图

20

的管脚排列图见图21

管脚排列图见门电路实验的图2）。将

74LS86、74LS08

集成片插入

IC

空插座中,按实验电路图20接线,进行半加器逻辑功能验证。实验时输入端

接输入信号,输出端

S、C

接发光二极管LED,观察和数与进位数,并记录。（2）全加器逻辑功能验证：本实验中全加器不用门电路构成,而选用集成的双全加器74LS183。将

74LS183

集成片插入

IC

空插座中验证其逻辑功能与表

8

中结果进行比较。图

20

用异或门组成的半加器实验电路图图

21

74LS86

管脚排列图表

7

半加器逻辑功能表输

入A

B0

00

1

和S01

进

位C001

01

1

10

01输

入CB

A0

0

00

0

10

1

00

1

11

0

01

0

11

1

01

1

1

表

8

全加器逻辑功能表输

出S

C0

01

01

00

11

00

10

11

1将全加器

74LS183

集成片插入

IC

分别接逻辑开关

K,输出

S和

C接发光二极管

LED。按全加器逻辑功能表输入逻辑电平信号,观察输出

S及进位

C并记录下来。2.数据选择器和数据分配器（1）数据选择器将

74LS151“八选一”数据选择器插入IC

空插座中（管脚排列图如图

22

23

接线。其中

为三位地址码,S

为低电平选通输入端,D~D

Y

为反码输出端。置选通端S

为

0

动逻辑开关

K~K分别为

000,001，…111（置数据输入端D~D分别为

10101010

或

11110000）,观察输出端

Y

和

W

输出结果,并记录。图

22

74LS151

管脚排列图图

23

八选一数据选择器实验接线图（2）数据分配器,其逻辑功能与数据选择器相反，常常用译码器

3

线-8

线

74LS138

译码器接成数据分配器形式,从而完成多路信号的传输。具体实验接线见图

24。图

24

多路信号传输实验接线图（多路分配器）将

74LS138

集成片插入

IC

空插座中（管脚排列图见“编码器”图4.46接线。D~D分别接数据开关或逻辑开关,D'~D'接

8

个发光二极管

LED

显示输出,数据选择器和数据分配器的地址码8421码拨码开关的2、1

三位或三位二进制计数器的输出端Q、Q、Q）。把数据选择器

74LS151

原码输出端

Y

与

74LS138

的

G和

G输入端相连,能验证。置

D~D为

11110000

和

10101010

两种状态,再分别两次置地