上拉电阻作用_第1页
上拉电阻作用_第2页
上拉电阻作用_第3页
上拉电阻作用_第4页
上拉电阻作用_第5页
已阅读5页,还剩1页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

上拉电阻和下拉电阻的作用上拉就是将不确定的信号通过一个电阻嵌位在高电平!电阻同时起限流作用!下拉同理!上拉是对器件注入电流,下拉是输出电流;弱强只是上拉电阻的阻值不同,没有什么严格区分;对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。上下拉电阻:1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。上拉电阻2、OC门电路必须加上拉电阻,以提高输出的高电平值。3、为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。4、在CMOS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降低输入阻抗,提供泄荷通路5、芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限增强抗干扰能力。6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。7、长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制反射波干扰上拉电阻:就是从电源高电平引出的电阻接到输出1,如果电平用OC(集电极开路,TTL)或OD(漏极开路,CMOS)输出,那么不用上拉电阻是不能工作的,这个很容易理解,管子没有电源就不能输出高电平了。如果输出电流比较大,输出的电平就会降低(电路中已经有了一个上拉电阻,但是电阻太大,压降太高),就可以用上拉电阻提供电流分量,把电平"拉高”。(就是并一个电阻在IC内部的上拉电阻上,让它的压降小一点)。当然管子按需要该工作在线性范围的上拉电阻不能太小。当然也会用这个方式来实现门电路电平的匹配。l在数字电路中不用的输入脚都要接固定电平,通过1k电阻接高电平或接地.电阻作用:l接电阻就是为了防止输入端悬空l减弱外部电流对芯片产生的干扰l保护cmos内的保护二极管,一般电流不大于10mAl上拉和下拉、限流l1.改变电平的电位,常在TTL-CMOS匹配在引脚悬空时有确定的状态增加高电平输出时的驱动能力.为OC门提供电流l那要看输出口驱动的是什么器件,如果该器件需要高电压的话,而输出口的输出电压不够,就需要加上拉电阻.l如果有上拉电阻那它的端口在默认值为高电平你要控制它必须用电平才能控制如三态门电路三极管的集电极,或二极管正极去控制把上拉电阻的电流拉下来成为低电平.反之,l尤其用在接口电路中,为了得到确定的电平,一般采用这种方法,以保证正确的电路状态,以免发生意外,比如,在电机控制中,逆变桥上下桥臂不能直通,如果它们都用同一个单片机来驱动,必须设置初始状态.防止直通!2、定义:l上拉就是将不确定的信号通过一个电阻嵌在高电平!电阻同时起限流作用!下拉同理!l上拉是对器件注入电流,下拉是输出电流l弱强只是上拉电阻的阻值不同,没有什么严格区分l对于非集电极(或漏极)开路输出型电路(如普通电路)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道.3、为什么要使用拉电阻:l一般作单键触发使用时,如果IC本身没有内接电阻,为了单键维持在不被触发的状态或是触发后回到原状态,必须在IC外部另接一电阻.l数字电路有三状态:高电平、低电平、和高阻状态,有些应用场合不希望出现高阻状态,可以通过上拉电阻或下拉电阻的方式使处于稳定状态,具体视设计要求而定!l一般说的是I/O端口,有的可以设置,有的不以设置,有的是内置,有的是需要外接,I/O端口的输出类似与一个三极管的C,当C接通过一个电阻和电源连接在一起的时候,该电阻成为上C拉电阻,也就是说,如果该端口正常时为高电平,C通过一个电阻和地连接在一起的时候,该电阻称为下拉电阻,使该端口平时为低电平,作用吗:比如:当一个接有上拉电阻的端口设为输如状态时,他的常态就为高电平,用于检测低电平的输入.l上拉电阻是用来解决总线驱动能力不足时提供电流的.一般说法是拉电流,下拉电阻是用来吸收电流的,也就是你同学说的灌电流.上拉电阻的作用一.应用L当TIL电路驱动8旭电路时,如果TIL电路输出的高电平低于CQMS电路的最低高电平(一殷为土何),这•:时就需要在TTL的输出端搂上控电阻,以提高输出高电平的值-如父门电路必须加上拉电阻,以提高输出的搞电平值-3为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻-•汰在伽隘芯片上,为了防止^电造成损坏,不用的管卿不能悬空,一殷捂上拉电阻产生降低输R阻抗,提'供泄荷通路。5、芯片的管脚加上控电阻来提高输出电平,从而提高芯片输入信号的噪声容限增强抗干扰能力・6提高总些的抗电磁干扰能力°管脚悬空就比较容曷接受外界的电盛干扰°7、长线恃输中电阻不匹配容易引起反射波干扰,加上下拉电明是电阻匹配,有效的抑制反射波干扰。上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的濯电荒能力考虑应当担够大;电阻大,电符小°*从确保足峻的驱动电流考虑应当是够小;电阻小,•电流七3、对于高速电路,迎大的上拉电阻可疆旭沿既平缓。踪舍考虑以上三点,通常在IkSlOk之间选取-的F拉电阻也有类做道理口二.原理,上拉电阻实廊上是集电根.输出的负载电阻-不管是在开关应用和模拟放大,此电阻的选则都不是拍脑袋的。I工作在线性范围就不多说了,在这里是讨论的是晶体管是开关应用,所以只谈开关方式.找个TIL器件的贫料单独看未吸就可以了,内部都有负载电阻根据不同驱动能力和速度要求这个电阻值不同,低功耗的电阻值大,速度快的电阻值小•叵芯片制造商很难满足应用的需要不可能同种功能芯片做许多种,因此干脆不做这个员载电阻,改由使用者自己自由选择外接,所以就出现0C、顷输出的芯片-由于数字应用时晶体管工作在饱和和截止区,对负载电阻要求不高,电阻值小到只要不小到损坏末级晶体管就可以,大到输出上升时间满足设计要求就可,随便选一个都可以正常工作。但是一个电路设计是否优秀这些现节也是要考虑的。集电极输出的开关电路不管是开还是关的地始终是通的,晶体管导通时电施从负载电阻经导通的晶体管到地,截止跄电流从负载电阻经负载的输入电阻到地,如果负载电阻选择小点功耗就会大,这在电也共电和要求功耗小的系统设计中是要尽量膛免的,如果电阻选择大又会带来信号上升沿的延时,因为负载的输人电容在上升沿是通过无源的上拉电阻充电,电阻越大上升时间越长,下降沿是通过有源晶体管放电,时间取决于器件本身-因此设计者在选择上拉电阻值时,要根据系统实际情况在功耗和谏度上兼顾-I三.从&伽江艺庶角度,分别就输入隔出引脚做一解释:I1.对芯片输入管脚,若在系统根上悬空(未与任何输出脚或驱动相接)是比较危险的.因为此时很有可能输入管脚内部电答电荷累积使之达到中间电平(比如L5V),而使得输入缓冲器的FMOS管和皿片管同时导通,这样一来就在电源和地之间形成直接通路,产生较大的漏电流,时间一长就可能损坏芯片.并且因为处于中间电平会导致内部电路对其逻辑包成1)判断混乱.搂上上拉或下控电阻后,内部点容相应被充欷)电至高眼)电平,内部缓冲器也只有网瞭任服)£)管导通,不会形成电源到地的直流通路.(至于阴止静电造成损坏,因芯片管脚设计中一般会加保护电路,反而无此必要).2.对于输出管脚:1)正常的输'出管郝(pusli-pull型)』一般没有泌要接上拉或下拉电用」2)饵或。以漏极开路或集电极开路)型管脚L这种类型的管脚需要外接上拉电阻实现线与功能(此时多个输出可直接相连.典型应用是:系,板上多个芯片的邛H中断信号)输出直挎相连,再挎上一上控电阻,然后输入眦U的INT引脚,实现中断报警功能).其工作原理是:在正常工作情况下,0D型管脚内部的WOS<关闭,对外部而言其处于高阻状态,外携上拉电阻使输出位于高电平(无效中断状态);当有中断需求时,⑪型管脚内部的曲朗管接通,因其导通电阻远远小于上拉电阻,使输出位于低电平(有效中断状态).针对电路上下拉电阻阻值以几十至几百K为宜.为什么叫TTL电路悬赏分:5|解决时间:2010-3-1218:16|提问者:疯叉叉喻请详细解释下。最佳答案TTL是由晶体管构成的逻辑电路,这里所谓的TTL信号是一个电平标准。由于器件的电压不同,TTL电路和CMOS电路定义的高低电平电压以及电流不一样。

所谓的需要加TTL信号就是可以以TTL标准的高或低电平信号来触发它。从百度百科:TTL电路是品体管-晶体管逻辑电路的英文缩写(Transister-Transister-Logic),是数字集成电路的一大门类。它采用双极型工艺制造,具有高速度和品种多等特点。从六十年代开发成功第一代产品以来现有以下几代产品。第一代TTL包括SN54/74系列,(其中54系列工作温度为-55°C〜+125°C,74系列工作温度为0°C〜+75°C),低功耗系列简称lttl,高速系列简称HTTL。第二代TTL包括肖特基箝位系列(STTL)和低功耗肖特基系列,LSTTL)。第三代为采用等平面工艺制造的先进的STTL(ASTTL)和先进的低功耗STTL(ALSTTL)。由于LSTTL和ALSTTL的电路延时功耗积较小,STTL和ASTTL速度很快,因此获得了广泛的应用。各类TTL门电路的基本性能:电路类型TTL数字集成电路约有400多个品种,大致可以分为以下几类:门电路译码器/驱动器触发器计数器移位寄存器单稳、双稳电路和多谐振荡器加法器、乘法器奇偶校验器码制转换器线驱动器/线接收器多路开关存储器特性曲线电压传输特性TTL与非门电压传输特性LSTTL与非门电压传输特性瞬态特性由于寄生电容和晶体管载流子的存储效应的存在,输入和输出波形如右。存在四个时间常数td,tf,ts和tr。延迟时间td下降时间tf存储时间ts上升时间tr基本单元与非门常用电路形式四管单元五管单元六管单元主要封装形式双列直插扁平封装TTL反相器工作原理,请参照《数字电子技术基础》第四版高等教育出版社,清华大学电子教研室阎石主编的P53页电路图1、当Vi=Ve1=0.2v时T1导通,这时Vb1被钳制到0.2+0.7=0.9v,由于T1导通,故Vb2=Ve1=Vi=0.2v,由于Vb2<0.7v,所以T2截止,T3导通,T4截止,Vo输出为高电平。2、当Vi=Ve1=3.6v时T1也导通,这时Vb1被临时钳制到3.6v+0.7=4.3v,由于T1导通,故Vb2=Ve1=Vi=3.6v,由于Vb2>0.7v,所以T2导通,侧Ve2=Vb4=3.6v-0.7v=2.9v,Vb4>0.7v,所以T4导通,由于T2的导通导致T3的基极Vb3被钳制到0V,所以T3截止;所以Vo输出为低电平。另外由于T4的导通,并且发射极接地,反过来有影响到T4的基极被钳制到Vb4=0v+0.7v=0.7v,同样T2导通所以T2的基极Vb2=Vb4+0.7v=1.4v,再同样T1导通Ve1=vb2=1.4v,Vb1=Ve1+0.7v=2.1v。

TTL门电路ietor-Tzansi£torLogie,即EJT-BJT®辑门电路$是敬亨电子技术中常用的一种逻辑门电路,应用较早,技术已比较成熟。HL主要FJBJ?fBz-polarJunctionTransister即双极结型晶体管,晶体三极管)和电阻构成,具有速度快的特点。最早的TEL门电路是祠系列,后来出现了T4K系列,ML系处?北W4心,4ALS等系凯但是由于ITL功耗大等缺点丁正逐斩被6鉴电路取代.ITL门电路有也(商用)和同〔军用)两个系列匕每个篆列又有若干个子系列。TTL电平信号;ITL电平信号被利用的最多是因为通常数据表示采用二进制规定,+5梏价于该辑F,。嬉价于该辑&,这被称做TTL■:晶体■管-晶体管供辑电平)信号系统,这是计算机处理器控制的设备内部各部分之间通信的标准技术。TTL电平信号对于计算机处理器控制的设备内部的数据传输是很理想的,首先计算机姓理器控制的设备内部的数据传输对于电源的要求不高以及热损耗也较低'另外TIL电平信号直接与集成电路连接而不需要价格昂贵的线路驱动器以及接收器电路;再者,计算机处理器控制的设备内部的数据传输是在高速下进行的,而TIL接口的操作恰能满足这个要求■TTL型通信大多数情况下,是采用并行数据传输方式,而并行数据传输对于超过W英尺的距篱就不适合了。这是由于可靠性和成本两面的原因。因为在并行接口中存在着偏相和不对称的问题,这些问题对可靠性均有寄响-TTL输出高电平>2.4V,输出低电平<0.4Vn在室温下,一般输出高电平是3.5V,输出低电平是0.2V.最小输入高电平和低电平3输入.高电平冷工戏输次低电平切.而噪声容限是口挪如TTl和COMS电路和区别TTL电路是晶体管-晶体管逻辑电路的英文缩写(Transister-Transister-Logic),是数字集成电路的一大门类。它采用双极型工艺制造,具有高速度低功耗和品种多等特点。CMOS是:金属-氧化物-半导体(Metal-Oxide-Semiconductor)结构的晶体管简称MOS晶体管,有P型MOS管和N型MOS管之分。由MOS管构成的集成电路称为MOS集成电路,而由PMOS管和NMOS管共同构成的互补型MOS集成电路即为CMOS-IC(ComplementaryMOSIntegratedCircuit)。CMOS集成电路的性能特点:微功耗—CMOS电路的单门静态功耗在毫微瓦(nw)数量级。高噪声容限一CMOS电路的噪声容限一般在40%电源电压以上。宽工作电压范围—CMOS电路的电源电压一般为1.5~18伏。高逻辑摆幅一CMOS电路输出高、低电平的幅度达到全电为VDD,逻辑“0”为VSS。高输入阻抗--CMOS电路的输入阻抗大于108Q,一般可达1010Q。高扇出能力--CMOS电路的扇出能力大于50。低输入电容--CMOS电路的输入电容一般不大于5PF。

宽工作温度范围一陶瓷封装的CMOS电路工作温度范围为-550C~1250C;塑封的CMOS电路为-400C~850C。1、TTL电平:输出高电平>2.4V,输出低电平<0.4V。在室温下,一般输出高电平是3.5V,输出低电平是0.2V。最小输入高电平和低电平:输入高电平>=2.0V,输入低电平<=0.8V,噪声容限是0.4V。2、CMOS电平:1逻辑电平电压接近于电源电压,0逻辑电平接近于0V。而且具有很宽的噪声容限。TTL和COMS电路比较:1)TTL电路是电流控制器件,而coms电路是电压控制器件。2)TTL电路的速度快,传输延迟时间短(5-10ns),但是功耗大。COMS电路的速度慢,传输延迟时间长(25-50ns),但功耗低。COMS电路本身的功耗与输入信号的脉冲频率有关,频率越高,芯片集越热,这是正常现象。3)COMS电路的锁定效应:COMS电路由于输入太大的电流,内部的电流急剧增大,除非切断电源,电流一直在增大。这

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论