电子技术综合与应用课件

第8章线圈绕线机计数器项目8.1问题的提出8.2问题的分析8.3本项目电路8.4绘制本项目电路原理图8.5印制电路板的绘制8.6安装调试本项目电路8.7项目总结第8章线圈绕线机计数器项目8.1问题的提出8.1问 题 的 提 出

小型变压器线圈、小型电机线圈、电感线圈在绕线时需要绕线机对线圈的匝数进行计数。常用的线圈计数器采用机械方式进行计数和显示，不直观也不准确。可以通过数字电路技术对线圈的匝数进行计数并通过LED数码管显示计数值。根据要求，这样的计数器应具有如下功能：8.1问 题 的 提 出

小型变压器线圈、(1)提供一个工作稳定、频率可变的脉冲产生电路，其脉冲的产生与绕线机转轴转过的圈数相关，每转过一圈产生一个脉冲。

(2)能对计数脉冲进行计数，并可根据转轴的转动方向加1计数或减1计数，通过7段数码管显示计数值。

(3)可预置计数初值。(1)提供一个工作稳定、频率可变的脉冲产生电路，其脉冲8.2问 题 的 分析

本项目的电路由传感器电路(计数脉冲产生电路)、计数电路、预置电路、译码与显示电路、报警和控制等电路组成。本项目电路的功能框图见图8-1。8.2问 题 的 分析

本项目的电路由传图8-1本项目电路功能框图图8-1本项目电路功能框图8.2.1霍尔元件的分析

1．霍尔元件传感器(脉冲产生电路)

在本项目的电路中采用霍尔元件作为传感器，绕线机每转一圈产生一个脉冲。

霍尔器件是一种磁传感器。用它们可以检测磁场及其变化，霍尔器件可在各种与磁场有关的场合中使用。霍尔器件以霍尔效应为其工作基础。霍尔器件具有许多优点，它们的结构牢固，体积小，重量轻，寿命长，安装方便，功耗小，频率高(可达1 MHz)，耐震动，不怕灰尘、油污、水汽及盐雾等的污染或腐蚀。8.2.1霍尔元件的分析

1．霍尔元件传感器(脉冲产霍尔线性器件的精度高，线性度好；霍尔开关器件无触点，无磨损，输出波形清晰，无抖动，无回跳，位置重复精度高；取用了各种补偿和保护措施的霍尔器件的工作温度范围宽，可达-55～150℃。

按照霍尔器件的功能，可将它们分为霍尔线性器件和霍尔开关器件。前者输出模拟量，后者输出数字量。霍尔线性器件的精度高，线性度好；霍尔开关器件无触点，无磨按被检测的对象的性质，可将它们的应用分为直接应用和间接应用。前者是直接检测出受检测对象本身的磁场或磁特性，后者是检测受检对象上人为设置的磁场，用这个磁场来作为被检测信息的载体，通过它，将许多非电、非磁的物理量，例如力、力矩、压力、应力、位置、位移、速度、加速度、角度、角速度、转数、转速以及工作状态发生变化的时间等，转变成电量来进行检测和控制。按被检测的对象的性质，可将它们的应用分为直接应用和间接应

2．霍尔效应

在一块通电的半导体薄片上，加上和片子表面垂直的磁场B，在薄片的横向两侧会出现一个电压，如图8-2中的VH，这种现象就是霍尔效应，是由科学家爱德· 霍尔在1879年发现的。VH称为霍尔电压。2．霍尔效应

在一块通电的半导体薄片上，加上和片子表图8-2霍尔效应示意图图8-2霍尔效应示意图霍尔效应的产生，是因为通电半导体片中的载流子在磁场产生的洛仑兹力的作用下，分别向片子横向两侧偏转和积聚，因而形成一个电场，称做霍尔电场。霍尔电场产生的电场力和洛仑兹力相反，它阻碍载流子继续堆积，直到霍尔电场力和洛仑兹力相等。这时，片子两侧建立起一个稳定的电压，这就是霍尔电压。

在片子上作四个电极，其中C1、C2间通以工作电流I，C1、C2称为电流电极，C3、C4间取出霍尔电压VH，C3、C4称为敏感电极。将各个电极焊上引线，并将片子用塑料封装起来，就形成了一个完整的霍尔元件(又称霍尔片)。霍尔效应的产生，是因为通电半导体片中的载流子在磁场产生的霍尔器件是用半导体材料制成的一种薄片，它是一种磁敏感器件，当它处于磁场中时，会产生电动势。在垂直磁场平面方向上施加外磁场，再沿平面上加外电场，则使电子在磁场中运动，结果在器件的两个侧面之间产生霍尔电动势，霍尔电动势的大小和外磁场以及电流大小成正比。用它们可以检测磁场及其变化，可在各种与磁场有关的场合中使用。霍尔器件以霍尔效应为其工作基础。霍尔器件是用半导体材料制成的一种薄片，它是一种磁敏感器件霍尔器件分为霍尔元件和霍尔集成电路两大类。前者是一个简单的霍尔片，使用时常常需要将获得的霍尔电压进行放大；后者将霍尔片和它的信号处理电路集成在同一个芯

片上。

霍尔集成电路分为霍尔线性电路和霍尔开关电路。霍尔线性电路由霍尔元件、差分放大器和射极跟随器组成。其输出电压和加在霍尔元件上的磁感强度B成比例，它的功能框图和输出特性见图8-3。这类电路有很高的灵敏度和优良的线性度，适用于各种磁场强度的检测。霍尔器件分为霍尔元件和霍尔集成电路两大类。前者是一个简单图8-3霍尔线性电路的功能框图和输出特性图8-3霍尔线性电路的功能框图和输出特性霍尔开关电路又称霍尔数字电路，由稳压器、霍尔片、差分放大器，斯密特触发器和输出级组成。在外磁场的作用下，当磁感应强度超过导通阈值BOP时，霍尔电路输出管导通，输出低电平。之后，B再增加，仍保持导通态。若外加磁场的B值降低到BRP时，输出管截止，输出高电平。我们称BOP为工作点，BRP为释放点，BOP -BRP = BH称为回差。回差的存在使开关电路的抗干扰能力增强。霍尔开关电路的功能框图见图8-4，图8-4(a)表示集电极开路(OC)输出，图8-4(b)表示双输出。它们的输出特性见图8-5。图8-5(a)表示普通霍尔开关，图8-5(b)表示锁定型霍尔开关的输出特性。霍尔开关电路又称霍尔数字电路，由稳压器、霍尔片、差分放大图8-4霍尔开关电路的功能框图图8-4霍尔开关电路的功能框图图8-5霍尔开关电路的输出特性图8-5霍尔开关电路的输出特性一般规定，当外加磁场的南极(S极)接近霍尔电路外壳上打有标志的一面时，作用到霍尔电路上的磁场方向为正，北极接近标志面时为负。

锁定型霍尔开关电路的特点是：当外加场B正向增加，达到BOP时，电路导通，之后无论B增加或减小，甚至将B除去，电路都保持导通态，只有达到负向的BRP时，才改变为截止态，因而称为锁定型。一般规定，当外加磁场的南极(S极)接近霍尔电路外壳上打有本项目采用A44E型霍尔开关器件，引脚(1)接电源(电压为4.5～24 V)，引脚(2)接地线，引脚(3)为数字信号输出端，接计数电路脉冲输入端。

A44E集成霍尔开关由稳压器A、霍尔电动势发生器(即硅霍尔片)B、差分放大器C、施密特触发器D和OC门输出E五个基本部分组成，如图8-6(a)所示。(1)、(2)、(3)代表集成霍尔开关的三个引出端点。本项目采用A44E型霍尔开关器件，引脚(1)接电源(电压图8-6集成开关型霍尔传感器功能框图及输出特性图8-6集成开关型霍尔传感器功能框图及输出特性在输入端，输入电压VCC经稳压器稳压后加在霍尔电动势发生器的两端，根据霍尔效应原理，当霍尔片处在磁场中时，在垂直于磁场的方向通以电流，则与这二者相垂直的方向上将会产生霍尔电势差VH输出，该VH信号经放大器放大后送至施密特触发器整形，使其成为方波输送到OC门输出。当施加的磁场达到工作点(即BOP)时，触发器输出高电压(相对于地电位)，使三极管导通，此时OC门输出端输出低电压，通常称这种状态为开。当施加的磁场达到释放点(即BRP)时，触发器输出低电压，三极管截止，使OC门输出高电压，这种状态为关。这样两次电压变换，使霍尔开关完成了一次开关动作。在输入端，输入电压VCC经稳压器稳压后加在霍尔电动势发生BOP与BRP的差值一定，此差值BH = BOP-BRP，称为磁滞，在此差值内，VO保持不变，因而使开关输出稳定可靠，这也就是集成霍尔开关传感器优良特性之一。集成霍尔开关传感器输出特性如图8-6(b)所示。图8-7(a)为霍尔开关的外形图。霍尔开关的磁钢为直径D=6.004mm、厚度L=3.032mm的钕铁硼磁钢，电源用直流，霍尔开关输出由四位半直流数字电压表指示，磁感应强度B由95A型集成线性霍尔元件测量。测量时1、2两端加+12 V直流电压，在输出端3与1之间接一个2kW 的负载电阻，如图8-7(b)所示。BOP与BRP的差值一定，此差值BH = BOP-BRP图8-7集成霍尔开关的外形及接线图8-7集成霍尔开关的外形及接线1)输出特性

霍尔传感器的主要特性之一是它的输出特性，即输入磁感应强度B与输出电压VO之间的关系。测量所得数据见表8-1。

从表中数据可见，A44E集成霍尔开关是单稳态型。由测量数据作出的特性曲线如图8-6(b)所示。1)输出特性

霍尔传感器的主要特性之一是它的输出特表8-1霍尔元件的输出特性

表8-1霍尔元件的输出特性

2)磁输入特性

霍尔传感器的另一主要特性是磁输入特性。其磁输入有三种基本情况：单极磁场、双极磁场和交变磁场。A44E集成霍尔开关的磁输入为单极磁场，即施加磁场的方式是改变磁铁和集成霍尔开关之间的距离。测量时，将磁铁固定，移动集成霍尔开关，并且使移动方向在磁铁与霍尔开关的轴心线方向上。实验显示，当磁铁和霍尔开关移近到一定位置时，霍尔开关接通。二者移开一定距离后，霍尔开关断开。2)磁输入特性

霍尔传感器的另一主要特性是磁输入特若设两者之间的距离为r，则测得r=4 mm时，霍尔开关导通，此时B=16.9mT；而r=5 mm时，霍尔开关断开，测得B=3.2mT。可见导通点与释放点间的距离为1 mm，这是用直径只有D=4.0 mm的钕铁硼强磁材料做成磁铁测量的结果。其他形状和大小磁铁的测量结果略有不同，详见表8-2。若设两者之间的距离为r，则测得r=4 mm时，霍尔开关导表8-2霍尔元件的输入特性

表8-2霍尔元件的输入特性

由霍尔元件组成的电路，可以进行磁场强度测量。当霍尔元件放在磁场强度大的地方，则输出低电平；当磁场小或撤销磁场时，霍尔元件输出高电平。

在本项目中将一块小的永久磁铁安置在与绕线机转轴刚性连接的转盘上，转轴转动时磁铁也随之转动，霍尔元件放置在绕线机的固定端(不转动)，并能感受到磁铁磁性的位置。这样，转轴转一圈，线圈绕一圈，霍尔元件产生一个脉冲。由霍尔元件组成的电路，可以进行磁场强度测量。当霍尔元件放8.2.2计数器

计数器是数字电路系统中应用最多的时序电路，它是一种对输入计数脉冲CP个数进行计数，并能记忆的数字装置。计数器是对脉冲信号进行计数的，所谓脉冲信号是指在短暂的时间间隔内作用于电路的电压或电流。广义地讲，凡是不连续出现的电压或电流都称为脉冲信号。从信号波形来说，除了正弦波和若干个正弦分量合成的连续波以外，都可以称为脉冲波。常见的脉冲信号波形如图8-8所示。8.2.2计数器

计数器是数字电路系统中应用最多的时图8-8几种常见的脉冲信号波形图8-8几种常见的脉冲信号波形处理脉冲信号的电路称为脉冲电路。脉冲电路主要研究脉冲的产生、变换、整形等问题，着重分析输入、输出波形的形状、幅度及频率等。在工程应用中，脉冲产生电路一般都是由传感器电路表现出来的。如霍尔元件组成的传感器电路，红外对管元件组成的传感器电路，另外，常见的脉冲产生电路还有555振荡电路。处理脉冲信号的电路称为脉冲电路。脉冲电路主要研究脉冲的产脉冲产生电路产生的波形有时是不规则的，需要加一级整形电路把不规则的波形转换成一定宽度和幅度的脉冲，以便脉冲信号能被计数电路所识别。典型的整形电路有施密特触发器、单稳态触发器。用门电路可以构成施密特触发器、单稳态触发器和多谐振荡器，也可用555定时器构成施密特触发器、单稳态触发器和多谐振荡器。

计数器按计数脉冲引入方式，分为同步和异步计数器；按进位制，分为二进制、十进制和N进制计数器；按逻辑功能，分为加法、减法和可逆计数器；按集成度，分为小规模与中规模集成计数器。脉冲产生电路产生的波形有时是不规则的，需要加一级整形电路异步计数器：

异步二进制计数器在做“加1或减1”计数时，是采取从低位到高位逐位进位或借位的方式工作的。因此，各个触发器不是同时翻转的。这类电路的特点是CP信号只作用于第一级，由前级为后级提供驱动状态变化的信号。如图8-9所示，第一级输出信号Q0或其反相输出的上升沿或下降沿滞后于CP的上升沿(传输延迟时间)。以这种信号作为后级的驱动信号，使第二级的输出信号相对于CP的延迟时间为两级电路的延迟时间。由于触发器的输出信号相对于初始的CP的延迟时间随级数增加而累加，故各级的输出信号不是同步信号，因而叫做异步计数器。异步计数器：

异步二进制计数器在做“加1或减1”计数图8-93位二进制异步加法计数器图8-93位二进制异步加法计数器同步计数器：

所有触发器的时钟控制端均由计数脉冲CP输入，CP的每一个触发沿都会使所有的触发器状态更新。应控制触发器的输入端，可将触发器接成T触发器。当低位不向高位进位时，令高位触发器的T=0，触发器状态保持不变；当低位向高位进位时，令高位触发器的T=1，触发器翻转，计数加1。同步计数器：

所有触发器的时钟控制端均由计数脉冲CP二进制异步加计数器：

1)电路结构

以3位二进制异步加法计数器为例，如图8-9所示，该电路由3个上升沿触发的D触发器组成，具有以下特点：每个D触发器输入端接该触发器Q端信号，因而Qn+1=Qn，即各D触发器均处于计数状态；计数脉冲加到最低位触发器的CP端，每个触发器的Q端信号接到相邻高位的CP端。二进制异步加计数器：

1)电路结构

以3位二进2)原理分析

假设各触发器均处于0态，根据电路结构特点以及D触发器的工作特性，不难得到其状态图和时序图，它们分别如图8-10和图8-11所示。其中虚线是考虑触发器的传输延迟时间tpd后的波形。2)原理分析

假设各触发器均处于0态，根据电路结构图8-10状态图图8-10状态图图8-11时序图图8-11时序图由状态图可以清楚地看到，从初始状态000(由清零脉冲所置)开始，每输入一个计数脉冲，计数器的状态按二进制递增(加1)，输入第8个计数脉冲后，计数器又回到000状态。因此它是八进制加计数器，也称模8(M=8)加计数器。

从时序图可以清楚地看到，Q0、Q1、Q2的周期分别是计数脉冲(CP)周期的2倍、4倍、8倍，也就是说，Q0、Q1、Q2分别对CP波形进行了二分频、四分频、八分频，因而计数器也可作为分频器。由状态图可以清楚地看到，从初始状态000(由清零脉冲所置需要说明的是，由图8-11中的虚线波形可知，在考虑各触发器的传输延迟时间tpd时,对于一个n位的二进制异步计数器来说，从一个计数脉冲(设为上升沿起作用)到来，到n个触发器都翻转稳定，需要经历的最长时间是ntpd，为保证计数器的状态能正确反映计数脉冲的个数，下一个计数脉冲(上升沿)必须在ntpd后到来，因此计数脉冲的最小周期Tmin = ntpd。需要说明的是，由图8-11中的虚线波形可知，在考虑各触发二进制异步减计数器：

图8-12是3位二进制异步减计数器的电路图和状态图。从初态000开始，在第一个计数脉冲作用后，触发器FF0由0翻转为1(Q0的借位信号)，此上升沿使FF1也由0翻转为1(Q1的借位信号)，这个上升沿又使FF2由0翻转为1，即计数器由000变成了111状态。在这一过程中，Q0向Q1进行了借位，Q1向Q2进行了借位。此后，每输入1个计数脉冲，计数器的状态按二进制递减(减1)。输入第8个计数脉冲后，计数器又回到000状态，完成一次循环。因此，该计数器是八进制(模8)异步减计数器，它同样具有分频作用。二进制异步减计数器：

图8-12是3位二进制异步减计图8-123位二进制异步减法计数器图8-123位二进制异步减法计数器综上所述，可对二进制异步计数器归纳出以下两点：

(1) n位二进制异步计数器由n个处于计数工作状态(对于D触发器，使Di = ；对于JK触发器，使Ji = Ki =1)的触发器组成。各触发器之间的连接方式由加、减计数方式及触发器的触发方式决定。对于加计数器，若用上升沿触发的触发器组成，则应将低位触发器的端与相邻高一位触发器的时钟脉冲输入端相连(即进位信号应从触发器的端引出)；若用下降沿触发的触发器组成，则应将低位触发器的Q端与相邻高一位触发器的时钟脉冲输入端连接。对于减计数器，各触发器的连接方式则相反。综上所述，可对二进制异步计数器归纳出以下两点：

(1(2)在二进制异步计数器中，高位触发器的状态翻转必须在低一位触发器产生进位信号(加计数)或借位信号(减计数)之后才能实现，故又称这种类型的计数器为串行计数器。也正因为如此，异步计数器的工作速度较低。(2)在二进制异步计数器中，高位触发器的状态翻转必须二进制同步计数器：

为了提高计数速度，可采用同步计数器，其特点是：计数脉冲同时接于各位触发器的时钟脉冲输入端，当计数脉冲到来时，各触发器同时被触发，应该翻转的触发器是同时翻转的，没有各级延迟时间的积累问题。同步计数器也可称为并行计数器。

二进制同步加计数器：

图8-13所示是用JK触发器(已令J=K)组成的4位二进制(M=16)同步加计数器。二进制同步计数器：

为了提高计数速度，可采用同步计数图8-13二进制同步加计数器图8-13二进制同步加计数器由图可见，各位触发器的时钟脉冲输入端接同一计数脉冲CP，各触发器的驱动方程分别为J0=K0=1，J1=K1=Q0、J2=K2=Q0Q1、J3=K3=Q0Q1Q2。

根据同步时序电路的分析方法，可得到该电路的状态表，如表8-3所示。设从初态0000开始，因为J0=K0=1，所以每输入一个计数脉冲CP，最低位触发器FF0就翻转一次，其他位的触发器FFi仅在Ji=Ki=Qi－1Qi－2…Q0=1的条件下，在CP下降沿到来时才翻转。由图可见，各位触发器的时钟脉冲输入端接同一计数脉冲CP，表8-3二进制同步加计数器状态表

表8-3二进制同步加计数器状态表

图8-14是图8-13所示电路的时序图，其中虚线是考虑触发器的传输延迟时间tpd后的波形。由图8-14可知，在同步计数器中，由于计数脉冲CP同时作用于各个触发器，所有触发器的翻转是同时进行的，都比计数脉冲CP的作用时间滞后一个tpd，因此其工作速度一般要比异步计数器高。图8-14是图8-13所示电路的时序图，其中虚线是考虑触图8-14二进制同步加计数器时序图图8-14二进制同步加计数器时序图应当指出的是，同步计数器的电路结构较异步计数器复杂，需要增加一些输入控制电路，因而其工作速度也要受这些控制电路的传输延迟时间的限制。如果将图8-13电路中触发器FF1、FF2和FF3的驱动信号分别改为

即可构成4位二进制同步减计数器。应当指出的是，同步计数器的电路结构较异步计数器复杂，需要二进制同步可逆计数器：

在实际应用中，有时要求一个计数器既能作加计数又能作减计数。同时兼有加和减两种计数功能的计数器称为可逆计数器。

4位二进制同步可逆计数器如图8-15所示，它是在前面介绍的4位二进制同步加和减计数器的基础上，增加一个控制电路构成的。二进制同步可逆计数器：

在实际应用中，有时要求一个计由图8-15可知，各触发器的驱动方程分别为由图8-15可知，各触发器的驱动方程分别为图8-154位二进制同步可逆计数器图8-154位二进制同步可逆计数器当加/减控制信号x=1时，FF1～FF3中的各J、K端分别与低位各触发器的Q端接通，进行加计数；当x=0时，各J、K端分别与低位各触发器的端接通，进行减计数，实现了可逆计数器的功能。

二进制计数器具有电路结构简单、运算方便等特点，但是日常生活中我们所接触的大部分都是十进制数，特别是当二进制数的位数较多时，阅读非常困难，这就有必要讨论一下十进制计数器。在十进制计数体制中，每位数都可能是0，1，2，…，9十个数码中的任意一个，且“逢十进一”。当加/减控制信号x=1时，FF1～FF3中的各J、K端分根据计数器的构成原理，必须由四个触发器的状态来表示一位十进制数的四位二进制编码，而四位编码总共有十六个状态，所以必须去掉其中的六个状态，至于去掉哪六个状态，可有不同的选择。这里考虑去掉1010～1111这六个状态，即采用8421BCD码的编码方式来表示一位十进制数。

8421BCD码异步十进制加计数器：

用JK主从触发器组成的一位异步十进制加计数器如图8-16(a)所示。根据计数器的构成原理，必须由四个触发器的状态来表示一位十图8-168421BCD码异步十进制加计数器(a)逻辑图；(b)工作波形图8-168421BCD码异步十进制加计数器1)电路结构

由四个JK主从触发器组成，其中FF0始终处于计数状态。Q0同时触发FF1和FF3，Q3反馈到J1，Q2Q1作为J3端信号。1)电路结构

由四个JK主从触发器组成，其中FF02)工作原理

(1)工作波形分析法：由逻辑图可知，在FF3翻转以前，即从状态0000到0111为止，各触发器翻转情况与异步二进制递增计数器相同。第八个脉冲输入后，四个触发器状态为1000，此时Q3=0，下一个FF0来的负阶跃电压不能使FF1翻转。因而在第十个脉冲输入后，触发器状态由1001变为0000，而不是1010，从而使四个触发器跳过1010～1111这六个状态而复位到原始状态0000，其工作波形如图8-16(b)所示。

当第十个脉冲作用后，产生进位输出信号C0=Q3Q0。2)工作原理

(1)工作波形分析法：由逻辑图可知(2)状态方程分析法：首先列出各触发器驱动方程：(2)状态方程分析法：首先列出各触发器驱动方程：触发器在异步方式工作时，若有CP触发沿输入，其状态由特征方程确定，否则维持原态不变。这时触发器的特征方程可变为Qn+1=(JQn+KQn)CP↓+QnCP↓，其中CP↓=1表示有CP触发沿加入，CP=0表示没有CP触发沿加入，所以可以写出以下状态方程：触发器在异步方式工作时，若有CP触发沿输入，其状态由特征

根据以上状态方程，即可列出计数器的状态转移表，如表8-4所示。

根据以上状态方程，即可列出计数器的状态表8-4异步十进制加计数器状态转移表

表8-4异步十进制加计数器状态转移表

以上两种方法均表明该逻辑电路具有8421码异步十进制递增计数的功能。

8421码同步十进制加计数器：

1)电路结构

电路结构如图8-17所示，它由四个主从JK触发器组成，各触发器共用同一个计数脉冲，是同步时序逻辑电路。以上两种方法均表明该逻辑电路具有8421码异步十进制递增图8-178421码同步十进制加计数器图8-178421码同步十进制加计数器2)工作原理

各触发器方程如下：2)工作原理

各触发器方程如下：将驱动方程代入JK触发器特征方程，得状态转移方程：将驱动方程代入JK触发器特征方程，得状态转移方程：由于各触发器共用同一个时钟脉冲，故上式中的CP↓可忽略不写。

设计数器状态为Q3Q2Q1Q0=0000，根据状态方程可列出状态转移真值表，该表与表8-5相同(不包括CP部分)，所以该电路是8421码十进制递增计数器。由于各触发器共用同一个时钟脉冲，故上式中的CP↓可忽略不表8-5几种集成计数器

表8-5几种集成计数器

常用集成计数器电路介绍：

所谓集成计数器，就是把时序电路组成的计数器集成到一块芯片里去，由于它具有体积小、功耗低、功能灵活等优点，因此在一些简单的小型数字系统中被广泛应用。集成计数器的类型很多，表8-5列举了若干集成计数器产品。下面介绍几个较典型产品的功能和应用。常用集成计数器电路介绍：

所谓集成计数器，就是把时序1) 74161

74161是4位二进制同步加计数器。图8-18(a)、(b)分别是它的逻辑电路图和引脚图，其中RD是异步清零端，LD是预置数控制端，A、B、C、D是预置数据输入端，EP和ET是计数使能端，RCO=ETQAQBQCQD是进位输出端，它的设置为多片集成计数器的级联提供了方便。1) 74161

74161是4位二进制同步加计数图8-1874161的逻辑电路图和引脚图图8-1874161的逻辑电路图和引脚图表8-6是74161的功能表。由表可知，74161具有以下功能：

(1)异步清零。当RD

=0时，不管其他输入端的状态如何(包括时钟信号CP)，计数器输出将被直接置零，称为异步清零。

(2)同步并行预置数。在RD=1的条件下，当LD=0且有时钟脉冲CP的上升沿作用时，A、B、C、D输入端的数据将分别被QA～QD所接收。由于这个置数操作要与CP上升沿同步，且A～D的数据同时置入计数器，所以称为同步并行置数。表8-6是74161的功能表。由表可知，74161具有以(3)保持。在RD=LD=1的条件下，当ET • EP=0，即两个计数使能端中有0时，不管有无CP脉冲作用，计数器都将保持原有状态不变(停止计数)。需要说明的是，当EP=0，ET=1时，进位输出RCO也保持不变；而当ET=0时，不管EP状态如何，进位输出RCO=0。

(4)计数。当RD=LD=EP=ET=1时，74161处于计数状态，其状态表与表8-6相同。(3)保持。在RD=LD=1的条件下，当ET • EP表8-674161的功能表

表8-674161的功能表

图8-19是74161的时序图。由时序图可以清楚地看到74161的功能和各控制信号间的时序关系。图8-19是74161的时序图。由时序图可以清楚地看到7图8-1974161的时序图图8-1974161的时序图由图8-19可知，首先加入一清零信号RD=0，使各触发器的状态为0，即计数器清零。RD变为1后，加入一置数信号LD=0，该信号需维持到下一个时钟脉冲的正跳变到来后。在这个置数信号和时钟脉冲上升沿的共同作用下，各触发器的输出状态与预置的输入数据相同(图中DCBA=1100)，这就是预置操作。接着是EP=ET=1，在此期间，74161处于计数状态。这里是从预置的DCBA=1100开始计数，直到EP=0，ET=1，计数状态结束，转为保持状态，计数器输出保持EP负跳变前的状态不变，图中QDQCQBQA=0010，RCO=0。高速CMOS集成器件74HC161、74HCT161的逻辑功能、外形和尺寸、引脚排列顺序等与74161完全相同。由图8-19可知，首先加入一清零信号RD=0，使各触发器2) 74LS193

74LS193是双时钟4位二进制同步可逆计数器。图8-20(a)、(b)分别是它的逻辑电路图和引脚图，表8-7是它的功能表。74LS193的特点是有两个时钟脉冲(计数脉冲)输入端CPU和CPD。在RD=0、LD=1的条件下，作加计数时，令CPD=1，计数脉冲从CPU输入；作减计数时，令CPU=1，计数脉冲从CPD输入。此外，74LS193还具有异步清零和异步预置数的功能。2) 74LS193

74LS193是双时钟4位二当清零信号RD=1时，不管时钟脉冲的状态如何，计数器的输出将被直接置零；当RD=0，LD=0时，不管时钟脉冲的状态如何，将立即把预置数据输入端A、B、C、D的状态置入计数器的QA、QB、QC、QD端，称为异步预置数。74HC193、74HCT193的逻辑功能及引脚图与74LS193完全相同。当清零信号RD=1时，不管时钟脉冲的状态如何，计数器的输图8-20双时钟4位二进制同步可逆计数器74LS193图8-20双时钟4位二进制同步可逆计数器74LS193表8-774LS193的功能表

表8-774LS193的功能表

3) 74LS290的功能

74LS290是异步十进制计数器，其逻辑电路图和引脚图如图8-21(a)、(b)所示，它由1个1位二进制计数器和1个异步五进制计数器组成。如果计数脉冲由CPA端引入，输出由QA端引出，即得二进制计数器；如果计数脉冲由CPB端输入，输出由QB～QD引出，即得五进制计数器；如果将QA与CPB相连，计数脉冲由CPA输入，输出由QA～QD引出，即得8421码十进制计数器。因此，又称此电路为二-五-十进制计数器。表8-8是74LS290的功能表。3) 74LS290的功能

74LS290是异步十图8-21异步十进制计数器74LS290图8-21异步十进制计数器74LS290表8-874LS290的功能表

表8-874LS290的功能表

由表可以看出，当复位输入R0(1)=R0(2)=1，且置位输入R9(1)=R9(2)=0时，74LS290的输出被直接置零；只要置位输入R9(1)=R9(2)=1，则74LS290的输出被直接置9，即QDQCQBQA=1001；只有同时满足R0(1)=R0(2)=0和R9(1)=R9(2)=0时，才能在计数脉冲(下降沿)作用下实现二-五-十进制加计数。74HC290、74HCT290的逻辑功能和引脚图与74LS290完全相同。

由表可以看出，当复位输入R0(1)=R0(2)=1，且置4) 74LS190

本项目采用74LS190集成计数器芯片。74LS190是同步十进制可逆计数器，它是靠加/减控制端来实现加计数和减计数的。其引脚排列如图8-22(a)、(b)所示。4) 74LS190

本项目采用74LS190集成图8-2274LS190集成芯片引脚图及功能表图8-2274LS190集成芯片引脚图及功能表引脚说明：

CO/BO：进位/借位输出端；

CP：时钟输入端；

CT：计数控制端(低电平有效)；

D0～D3：并行数据输入端；

：异步并行置入控制端(低电平有效)；

Q0～Q3：输出端；

RC：行波时钟输出端(低电平有效)；

U/D：加/减计数方式控制端。引脚说明：

CO/BO：进位/借位输出端；

CP：时钟输入74LS190的预置是异步的。当置入控制端(LD)为低电平时，不管时钟端(CP)状态如何，输出端(Q0～Q3)均可预置成与数据输入端(D0～D3)相一致的状态。

74LS190的计数是同步的，靠CP同时加在四个触发器上来实现。当计数控制端(CT)为低电平时，在CP上升沿作用下Q0～Q3同时变化，从而消除了异步计数器中出现的计数尖峰。当计数方式控制(U/D)为低电平时进行加计数；当计数方式控制(U/D)为高电平时进行减计数。只有在CP为高电平时，CT和U/D才可以跳变。74LS190的预置是异步的。当置入控制端(LD)为低电74LS190具有超前进位功能。当计数上溢或下溢时，进位/借位输出端(CO/BO)输出一个宽度约等于CP脉冲周期的高电平脉冲；行波时钟输出端(RC)输出一个宽度等于CP低电平部分的低电平脉冲。利用RC端可级联成N位同步计数器。当采用并行CP控制时，则将RC接到后一级CT；当采用并行CT控制时，则将RC接到后一级CP。

在数字系统中工作的是二进制的数字信号，而人们习惯十进制的数字或运算结果，因此需要用数字显示电路，显示出便于人们观测、查看的十进制数字。74LS190具有超前进位功能。当计数上溢或下溢时，进位8.2.3译码器

译码是编码的逆过程，它的功能是将具有特定含义的二进制码进行辨别，并转换成控制信号，具有译码功能的逻辑电路称为译码器。

8.2.3译码器

译码是编码的逆过程，它的功能是将具译码器可分为两种类型，一种是将一系列代码转换成与之相对应的有效信号。这种译码器可称为惟一地址译码器，它常用于计算机中对存储单元地址的译码，即将每一个地址代码转换成一个有效信号，从而选中对应的单元。另一种是将一种代码转换成另一种代码，所以也称为代码变换器。图8-23表示二进制译码器的一般原理图，它具有n个输入端，2n个输出端和一个使能输入端。在使能输入端为有效电平时，对应每一组输入代码，只有其中一个输出端为有效电平，其余输出端则为非有效电平。译码器可分为两种类型，一种是将一系列代码转换成与之相对应图8-23二进制译码器一般原理图图8-23二进制译码器一般原理图下面首先分析由门电路组成的译码电路，以便熟悉译码器的工作原理和电路结构。2输入变量的二进制译码器逻辑图如图8-24所示。由于2输入变量A、B共有4种不同状态组合，因而可译出4个输出信号Y0～Y3，故图8-24为2线输入，4线输出译码器，简称2线-4线译码器。由图可写出各输出端的逻辑表达式如下：下面首先分析由门电路组成的译码电路，以便熟悉译码器的工作图8-242线-4线译码器逻辑图图8-242线-4线译码器逻辑图根据上式可列出功能表，如表8-9所示。由表可知，对于正逻辑，当EI为1时，无论A、B为何种状态，输出全为1，译码器处于非工作状态。而当EI为0时，对应于A、B的某种状态组合，其中只有一个输出量为0，其余各输出量均为1。比如，AB=00时，输出Y0为0，Y1～Y3均为1。由此可见，译码器是通过输出端的逻辑电平以识别不同的代码。根据上式可列出功能表，如表8-9所示。由表可知，对于正逻表8-92线-4线译码器功能表

表8-92线-4线译码器功能表

现将常用的集成译码器电路介绍如下。

1．74LS138集成电路译码器

图8-25(a)为常用的集成译码器74LS138的逻辑图，其引脚如图8-25(b)所示，它的功能如表8-10所示。由图可知，该译码器有3个输入A、B、C，它们共有8种状态的组合，即可译出8个输出信号Y0～Y7，故该译码器称为3线-8线译码器。该译码器的主要特点是，设置了G1、G2A和G2B3个使能输入端。由功能表可知，对于正逻辑，当G1为1，且G2A和G2B均为0时，译码器处于工作状态。现将常用的集成译码器电路介绍如下。

1．74LS13由功能表可得：

其他各输出端的逻辑表达式请读者自行推导。不难证明，由功能表推导出的各输出端的逻辑表达式与逻辑图是一致的。由功能表可得：

其他各输出端的逻辑表达式请图8-2574LS138集成译码器的逻辑图和引脚图图8-2574LS138集成译码器的逻辑图和引脚图表8-1074LS138集成译码器功能表

表8-1074LS138集成译码器功能表

2．二-十进制译码器

对应于0～9的十进制数由4位二进制数0000～1001表示。人们不习惯于直接识别二进制数，这个问题可采用二-十进制译码器来解决。这种译码器应有4个输入端，10个输出端。图8-26(a)和8-26(b)是7442二-十进制译码器的逻辑图和引脚图，它的功能表如表8-11所示，其输出为低电平有效。2．二-十进制译码器

对应于0～9的十进制数由4位二图8-267442二-十进制译码器的逻辑图图8-267442二-十进制译码器的逻辑图表8-117442二-十进制译码器功能表

表8-117442二-十进制译码器功能表

从逻辑图和功能表都可以得出，当A3A2A1A0=0000时，输出Y0=0，它对应于十进制数0，其余输出依此类推。从逻辑图和功能表都可以得出，当A3A2

3．七段显示译码器

在数字测量仪表和各种数字系统中，都需要将数字量直观地显示出来，一方面供人们直接读取测量和运算的结果；另一方面用于监视数字系统的工作情况。因此，数字显示电路是许多数字设备不可缺少的部分。数字显示电路通常由译码器、驱动器和显示器等部分组成，如图8-27所示。下面对显示器和译码驱动器分别进行介绍。3．七段显示译码器

在数字测量仪表和各种数字系统中，图8-27数字显示电路组成方框图图8-27数字显示电路组成方框图数码显示器是用来显示数字、文字或符号的器件，现在已有多种不同类型的产品，广泛应用于各种数字设备中，目前数码显示器件正朝着小型、低功耗、平面化方向发展。

数码的显示方式一般有三种：第一种是字形重叠式，它是将不同字符的电极重叠起来，要显示某字符，只须使相应的电极发亮即可，如辉光放电管、边光显示管等。第二种是分段式，数码是由分布在同一平面上若干段发光的笔划组成的，如荧光数码管等。第三种是点阵式，它由一些按一定规律排列的可发光的点阵所组成，利用光点的不同组合便可显示不同的数码，如场致发光记分牌。数码显示器是用来显示数字、文字或符号的器件，现在已有多种数字显示方式目前以分段式应用最普遍，图8-28表示七段式数字显示器利用不同发光段组合方式，显示0～15等阿拉伯数字。在实际应用中，10～15是用2位数字显示器进行显示的。数字显示方式目前以分段式应用最普遍，图8-28表示七段式图8-28七段数字显示器发光段组合图图8-28七段数字显示器发光段组合图发光二极管数码显示器的内部接法有两种，如图8-29所示。

图8-29(a)为共阳接法，当某段外接低电平时，该段被点亮；

图8-29(b)为共阴接法，当某段外接高电平时，该段被点亮。

其中，工作电压VD=2 V，工作电流IF=10 mA。发光二极管数码显示器的内部接法有两种，如图8-29所示。图8-29半导体数码显示器的内部接法图8-29半导体数码显示器的内部接法如前所述，分段式数码管是利用不同发光段组合的方式显示不同数码的。因此，为了使数码管能将数码所代表的数显示出来，必须将数码经译码器译出，然后经驱动器点亮对应的段。例如，对于8421码的0011状态，对应的十进制数为3，则译码驱动器应使a、b、c、d、g各段点亮。即对应于某一组数码，译码器应有确定的几个输出端有信号输出，这是分段式数码管电路的主要特点。如前所述，分段式数码管是利用不同发光段组合的方式显示不同

4．7448七段显示译码器

7448七段显示译码器输出高电平有效，用以驱动共阴极显示器。该集成显示译码器设有多个辅助控制端，以增强器件的功能。7448的功能表如表8-12所示，它有3个辅助控制端LT、RBI、BI/RBO，现简要说明如下：4．7448七段显示译码器

7448七段显示译码器输1)灭灯输入BI/RBO

BI/RBO是特殊控制端，有时作为输入，有时作为输出。当BI/RBO作输入使用且BI=0时，无论其他输入端是什么电平，所有各段输入a～g均为0，所以字形熄灭。

2)试灯输入LT

当LT=0时，BI/RBO是输出端，且RBO=1，此时无论其他输入端是什么状态，所有各段输出a～g均为1，显示字形8。该输入端常用于检查7448本身及显示器的好坏。1)灭灯输入BI/RBO

BI/RBO是特殊控制端表8-127448功能表

表8-127448功能表

3)动态灭零输入RBI

当LT=1，RBI=0且输入代码DCBA=0000时，各段输出a～g均为低电平，与BCD码相应的字形熄灭，故称“灭零”。利用LT=1与RBI=0可以实现某一位的“消隐”，此时BI/RBO是输出端，且RBO=0。3)动态灭零输入RBI

当LT=1，RBI=0且输4)动态灭零输出RBO

BI/RBO作为输出使用时，受控于LT和RBI。当LT=1且RBI＝0，输入代码DCBA=0000时，RBO=0；若LT=0或者LT=1且RBI=1，则RBO=1。该端主要用于显示多位数字时，多个译码器之间的连接。

从功能表还可看出，对输入代码0000，译码条件是LT和RBI同时等于1，而对其他输入代码则仅要求LT=1，这时候，译码器各段a～g输出的电平是由输入BCD码决定的，并且满足显示字形的要求。4)动态灭零输出RBO

BI/RBO作为输出使用时下面举一个利用7448实现多位数字译码显示的例子，通过它了解各控制端的用法，特别是如何动态灭零，实现无意义位的“消隐”。

该例如图8-30所示。图中7位显示器由7个译码器7448驱动。各片7448的LT均接高电平，由于第一片的RBI=0且DCBA=0000，所以第一片满足灭零条件，无字形显示，同时输出RBO=0；第一片的RBO与第二片的RBI相连，使第二片也满足灭零条件，无显示并输出RBO=0；同理，第三片的零也熄灭，无显示。由于第四、五、六、七片译码器的RBI=1，所以它们都正常译码，按输入BCD码去点亮各段电极。下面举一个利用7448实现多位数字译码显示的例子，通过它图8-30用7448实现多位数字译码显示图8-30用7448实现多位数字译码显示如果图8-30接法不变，但第一片7448的输入代码不是0000而是任何其他BCD码，则该片将正常译码并驱动显示，同时使RBO=1。这样，第二片、第三片就丧失了灭零条件，所以电路对最高位非零的数字仍正常显示。

综上所述，对译码器归纳为以下几点：

(1)译码是编码的逆过程。译码器是将输入的编码信号翻译成译码信号在相应的输出端输出。如果图8-30接法不变，但第一片7448的输入代码不是0(2)译码器的输入端子数n(编码信号位数)与输出端子数N(译码信号数)之间应满足关系式2n≥N。对应的有完全和不完全两种译码方式。

(3)在使能输入端为有效电平时，对应每一组输入代码只有其中一个输出端为有效电平，其余输出端为相反电平。

(4)正确使用译码器的使能输入端，可以扩展其逻辑功能，实现多种应用。(2)译码器的输入端子数n(编码信号位数)与输出端子数8.3本 项 目 电 路

8.3.1本项目电路介绍

本项目电路如图8-31所示。该绕线机计数器电路包括了霍尔元件检测磁场强度电路、可预置的加减法计数器电路、译码与显示电路、计数提示电路。8.3本 项 目 电 路

8.3.1本项采用开关型霍尔元件组成的检测磁场强度(有否磁铁靠近)电路。绕线机上的磁铁随着转盘转动，当靠近霍尔元件时，霍尔元件的输出脚输出低电平；当绕线机上的磁铁远离霍尔元件时，也就是磁场强度小或撤销磁场时，霍尔元件的输出脚输出高电平，绕一圈则输出一个脉冲，以此作为后级计数器电路的时钟输入信号。采用开关型霍尔元件组成的检测磁场强度(有否磁铁靠近)电路图8-31本项目电路原理图图8-31本项目电路原理图由十进制同步可逆计数芯片74LS190组成的计数电路，对霍尔元件输出的脉冲进行计数。计数电路得到的十进制数通过74LS48集成电路译码转换成7段LED编码，并驱动7段LED显示对应的数字。由十进制同步可逆计数芯片74LS190组成的计数电路，对74LS190芯片具有异步置数功能，所以在线