先进EMC的PCB设计与布局

29/29HYPERLINK"/"先进EMC的PCB设计和布局第8部分-上半部

一些多方面的最终问题

这是8篇关于印刷电路版PCB设计和布局中在电磁兼容性EMC的实践验证过的设计技术系列文章中的最后一篇。这个系列适合将在PCB上构造的电子电路的设计人员，并可作为PCB设计人员的课程。本系列覆盖了所有的应用领域，包括家用电器、商业/医学/工业设备、以及从汽车、铁路、船只到航空和军事领域。

PCB技术在以下方面是很有用的：·

减少（或消除）封闭层次的屏蔽以节省成本；·

减少设计迭代的次数，从而减少上市时间和遵从标准的成本；·

改进位于同一位置的无线数据通信(GSM、DECT、蓝牙、IEEE802.11等)的有效范围；·

使用甚高速设备或大功率数字信号处理(DSP)；·

使用最新的IC技术(130nm或90nm芯片处理，“芯片尺度”包装等)。

本系列覆盖的主题包括：1.节省时间和总体成本；2.隔离和接口抑制；3.PCB基座粘合；4.OV和电源的参考平面；5.解除耦合，包括埋入式电容技术；6.发射线；7.路由和层堆叠，包括微经由技术；8.一些多方面的最终问题。

本文是这个系列的最后一部分，希望读者阅读后，能找到一些感兴趣或有用的东西。在此前，电磁兼容杂志发表的"电磁兼容技术设计"系列文章[1]就包括了一节PCB设计和布局，但仅仅覆盖了PCB中最基本的EMC技术，即无论电路有多简单，所有PCB都必须遵循的技术。那个系列已经发布。该作者发表的其它文章和书籍也涉及到PCB的基本EMC问题。

与上面的文章一样，本系列也不会将太多的时间花费在分析这些技术为何有效的方面，而是集中于描述它们的实际应用，以及适用的条件。但这些技术是在实践中经过世界上无数设计人员验证过的，这些技术为何有效，是为学术界了解的，因此可以放心使用。本系列描述了少数还没有完全检验过的技术，在适当的时候，我们会指出。

本系列本部分的内容：1到PCB的电源连接2低介电常数（Low-K）绝缘材料3芯片尺寸包装（Chip-scalepackages，CSP）4板上芯片（Chip-on-board，COB）5PCB上的散热（Heatsink）5.1散热的EMC效应5.2散热RF共振5.3将散热结合到PCB平面5.4组合屏蔽和散热5.5其它有用的散热技术5.6电源设备的散热6包装共振7消除钉子床（bed-of-nails）的测试垫或飞线探针测试（flyingprobetesting）8未使用的I/O针脚9晶体和震荡器10IC技巧11传输线两端端结的定位12电磁带宽间隙（ElectromagneticBandGap，EBG）13一些最终的PCB设计问题14注意制造商修板面设计或板层15考虑EMC设计的未来检验15.1在设计图上标记EMC设计特征或关键部分15.2EMC设计的质量控制过程16具有EMC能力的质量控制、变更控制、成本降低17折中18参考文献19一些有用的深入信息源

1到PCB的电源连接

所有携带电源和OV的PCB连接器都应该使用邻接其电源的针脚和OV连接。如果连接器较长，就应该有大量的电源/OV针脚对沿着整个长度分布，如果连接器还比较宽，就还应该有大量的电源/OV针脚对沿着整个区域分布。

理想时每个信号针脚都应该有一个邻接的电源/0V针脚对，但由于成本和空间约束，通常仅对关键信号才这样作，诸如高速（例如Gb/s）互连。为Gb/s互连使用差分线对可以放宽这个约束，可以为每两个或更多的信号设置一个电源/0V线对。差分线对(在其驱动器、PCB迹线、连接器针脚和外部连接电缆中，参见[6]中的不均衡越低，对于给定EMC性能水平，给定数目的信号需要的电源/OV针脚对就越少。图8A

10个连接端子的例子

这个例子不均匀双端子，高数字速率或频率信号不是很好电源出/入针脚

信号总是靠近0V针

解耦电容(通常为10-100nF)应该放置在电源和接地之间，紧靠连接器针脚的每个电源/OV对。在主电源进入PCB的地方，应该放置一个大容量解耦器。在过去，高于470nF的大容量解耦一般用电解质电容完成，现在可以用高达100μF（具有较低的电压比率）的多层陶瓷来实现，而且效率比电解质高、体积更小、更可靠、并且可逆。

上述指南也适用于到电缆的连接，以及板间连接。当用一个底板类型组件时，将电源/OV针脚对沿每个连接器的整个区域分布，有助于射频（RF）在组件中所有平面之间达到低阻连接。在夹层板类型的组件中，也是这样，但也推荐在子板/夹层板的边缘周围分布OV连接（也可以分布在其区域上面），这有助于控制空腔共振(参见[7]的第6节)。

在多个电源与一个信号关联的地方，如在模拟设计(例如，+/-15V)中，上述指南也适用，但不是电源/OV针脚对，而是电源/OV针脚三联组(例如，+/-15V和0V)。2低介电常数k电介质（Low-Kdielectrics）

同质基底（与诸如FR4等环氧玻璃基底相反）一般具有比FR4低的介电常数(’k’)，并具有较低损耗率，例如纯聚合物、液晶聚合物（liquidcrystalpolymer，LCP）。聚四氟乙烯（甚至泡末聚四氟乙烯）基底有时也用于低k非常重要的地方，但是基底越软，在组装PCB时就越难处理。较低的k使得传导速度大于FR4，较低的损耗使得将高频信号发送更远并保持良好的SI成为可能。

低k基底的EMC优点在于有比较低的非均衡水平，这可以用差分线路对来实现，参见[6]的5.2。较高阻抗电线使用较薄的迹线，但使用薄层基底时，迹线宽度对于低成本制造就太小了。低k电介质对某些特征阻抗（全部是，否则都相同）使用较宽的迹线，在较高阻抗的传输线上使用就容易些，或者成本低些。除了自身的特性外，较高阻抗传输线中流过的电流较小，因此，辐射较低。

在微波应用（例如卫星通信）中使用低k电介质已有数十年历史，随着信号处理速度的提高，人们长时间期待能在更主流的PCB，特别是PC主板和移动电话上使用它们，但迄今为止，设计人员有更好的方法保持使用低成本的FR4及其同类物。图8B显示了SI、基底损耗率、迹线长度之间的关系。

当信号高于10Gb/s时，文献[9]指出，诸如FR4等玻璃纤基底上长度大于600mm的迹线将有严重的SI和/或EMC难度。文献[6]的5.2及其图6AK指出了一个方法，使用一层或两层同质电介质在其它低成本PCB中可以获得较好的收益。

尽管本系列文章不打算讨论SI问题，图8C显示了FR4和LCP之间串音与迹线-迹线分割的有趣的比较。3芯片尺寸包装（Chip-scalepackages，CSP）

一般可以制造这些具有优异SI和EMC的非常小的IC包装[10]，因为它们的较薄的包装将硅片放置在PCB中较靠近OV平面的地方，因此图象平面效应更强[11]。另外，具有非常小的内部互连，意味着它们作为低于首次共振频率的附属天线，效率低，它们的首次共振频率通常很高，因此，这些设备从设备提内的发射比较少。

但是，这些非常小的器件的问题是，它们有高得多的开关边缘和较高频率的传导进PCB的电源分布和信号迹线中的噪声，这将大大恶化辐射。我知道有人用1kHz的时钟频率使用CSP，这一直超过了发射限制到1GHz(它的时钟的百万分之一谐振)。但如果遵循本系列所有文章的建议，通常可以让它们具有比它们要取代的更大设备的更好的EMC。4板上芯片（Chip-on-board，COB）

在COB中，无遮蔽的硅冲垫（芯片）粘接到PCB，电线粘接到镀金PCB垫上，然后用环氧树脂或硅酮树脂泡加盖（’blobtopped’）进行保护。这是很低成本的PCB组装技术，通常用于大容量低成本消费产品的PCB中，或者用于表面粗糙和可靠的产品中。但是尽管其有较小的PCB垫底、低（容积）成本和粗糙性，COB似乎被大多数其它产品的设计人员所忽略。

COB的小尺寸及其在PCB中紧紧靠近OV平面，意味着具有较好的EMC，但是如果仍需要屏蔽它们时，就可以使用较小的屏蔽罐，参见[12]。但是，在COB的泡状盖保护上面喷上感应墨水，屏蔽COB就比较容易，且成本低。这种方式形成的屏蔽尺寸通常小内部共振仅仅在10GHz以上，以致内部还没有空隙（在PCB表面），因此，其屏蔽效能可以高达数GHz，PCB屏蔽的更多信息参见[12]。5PCB上的散热5.1散热的EMC效应

当IC或电源晶体管中的电压波动时，金属散热器与其冷却的IC或电源半导体之间的零散电容将零散噪声电流注入散热器，其结果是，浮动的散热器经历波动的噪声电压，引起电场发射。由于散热器可能很大，并可能远在PCB中OV平面之上，就可能成为发射的高效辐射器。

在IC或电源半导体内，到散热器的零散电容是连接电线和铅框引起的，还可能来自其硅片金属化模型(大于1GHz)。许多类型的电源晶体管将其一个端接(例如，集电极、漏极、阳极)连接到其金属调整片或金属体，这些相对大的金属区域与它们装配到其上的疏散热器之间的零散电容，可以达到100pF。

如果散热器连接到参考电压点，就会向里面注入波动的电流，并取决于连接的阻抗和电流的幅度，还会经历波动的电压。如果参考电压点不是正确的点，则以这种方式注入到其中的噪声电流可以引起自干扰或引起更多的发射。

来自散热器的电场可以直接发射，引起辐射发射的问题，它们也可以与导体和金属框架耦合，引起传导发射的问题。如果散热器引起发射问题，可能从散热器耦合的外部电磁场产生抗扰性问题，在这里它可能耦合进IC或电源设备。因此，减少散热器发射也可以改进抗扰性。没有大于150kHz发射的低频电路可能永远不用使用这里描述的散热技术来改进抗扰性。

对于良好的EMC(发射和抗扰性)，将散热器连接到在第一地点实际引起波动电压的半导体的参考电压点，非常重要。在IC情况下，这是0V平面，在电源晶体管情况下，这是其引出电源的电压横杆之一，通常是经过最低阻抗连接到设备的横杆。连接方法、平面或电源横杆在涉及到的最高频率下具有低阻抗，这也很重要。在本节其余部分，将假设散热器连接到PCB中的铜参考平面，这是控制大于几个MHz的频率所需要的。

这个技术可以认为是减少原来从IC或晶体管中的导体流入散热器的零散电容电流的回路区域(对于良好的EMC，最好总是使用最小的路径长度和最小的回路区域，将零散电流返回到其起源的地方路径长度在涉及的最高频率处，应该远小于λ/10，越短越好)。

除了最简单的散热器(例如，矩形金属块)，1GHz(或更到)一下的精确分析需要计算机模拟，并考虑下面因素：·

散热器几何形状·

半导体类型和位置·

到任何OV平面和/或基座的接近性·

任何到参考点的连接的物理结构·

其连接到的参考点的物理特征·

散热器到实际发射源的接近性(例如，硅片及其结合电线和铅框)本节其余部分将详细讨论这些设计问题。5.2散热RF共振

文献[13]和[14]包含大量有用的散热器共振信息，包括散热器形状和设备位置指南。当散热器的任何维度的尺寸或它制造的一个或多个空穴的尺寸，超过涉及的最高频率处的λ/10时，共振效应才开始发生。当共振频率碰巧与信号频率或其谐振频率一致时，来自散热器的发射可以增加30dB或更多。最低的共振频率由其最长的三维对角线的半波共振确定，例如，60mm管状散热器的首次（最低）共振在1.4GHz左右。文献[7]讨论可PCB与其基座之间、两个PCB之间的空穴共振，其设计指南也可以用于散热器制造的空穴。

方形或管状散热器倾向于在其结构内有最高的共振频率，最好最低共振频率高于涉及的最高频率。但是，这类对称形状的散热器倾向于在最低频率处具有更高的Q，如果这些频率在涉及的频率内（特别是在与时钟谐振相同的频率时），就会有问题。为避免这个问题，要制造成矩形的，不能太长太薄，避免简单的长：宽：高比率(例如，1:2:3)，如图8E。

在涉及的频率范围内存在散热共振的地方，IC或电源晶体管的最佳位置通常是散热器的基座的中央，这也通常对于其热性能也是最佳的。边缘位置引起较大的共振增益和较高的发射。在翅片之间的通道中央最佳，直到通道本身共振为止(但这一般远高于基座共振的频率)。垂直翅片减少其排列方向的共振增益(Q值)，因此，通常最好将翅片沿最长的、散热器维度方向排列。垂直翅片增加多数/所有共振模态的共振增益，参见图8F、8G和8H。

5.3将散热结合到PCB平面

将散热器结合到PCB中铜参考平面(在信号处理IC情况下通常为OV平面)，一般能减少发射和增加最低共振的频率[15]、[16]、[17]、[18]。所有这些结合应该短而直接，与装配硬件（例如短的安装杆）组合可能更有用。多个平面结合点应该沿散热器分布，以减少结合电感和提高散热器的共振频率。

散热器和平面之间的较低的结合电感非常重要-文献[16]发现，辐射出来的发射近似地随着散热器的结合网络的3.5次方增加。文献[16]也发现，均匀地分布结合点也很重要–它们的发射比同样数目结合点的非均匀分布少20dB，并达到相同的总体电感。Intel推荐[18]结合点间距小于处理器核时钟频率处第3次谐波的λ/4(例如，对于1GHz时钟，<25mm)，但是，我推荐为散热器发射或抗扰性，应该小于涉及的最高频率处的λ/10。

图8J显示样本散热器在浮动时（没有结合到任何东西时），周围的场的计算机模拟，图8K模拟了结合到有4个方向（每个角落一个方向）的无限平面的相同散热器，使用的模拟器是运行在现代PC上的FLO/EMC，尽管它为从直流到10GHz的所有频率计算三维场模式，这两幅图仅显示了一个平面上一个频率处的场模式。

图8L绘制了图8J和8K中的情况下，散热器上方的一个点处的场强与频率的关系。浮动的散热器明显是从直流到2GHz的场的良好发射器，并且在5.32GHz有共振；而当其角点处有4个结合点时，从直流到1GHz的发射就少了很多，最低共振在2.0GHz。

图8L进一步模拟有8个和16个等距分布的结合点的相同散热器。有8个点时，它在直流到2GHz内的发射比浮动散热器大大降低，最低共振频率增加到3.75GHz。有6个点时，在从直流到3GHz内的发射低得多，共振频率进一步增加到4.6GHz。增加更多的结合点的趋势为：增加最低共振的频率，这个频率的发射水平减少到75%以下。

注意，16个结合点的模拟中，在9.75GHz处有新的共振，其它情况下则没有。现在还不知道其物理原因是什么，但它说明了揭示可能潜在地会引起问题的出人意料的结果的模拟的价值：在制造任何硬件之前的项目早期阶段，变更的成本最低。

上述模拟使用了假设电阻为0Ω的“直接的”散热器结合。文献[7]中5.9节指出，对于PCB平面—--基座结合，使用有电阻（有损耗）的结合而不是0Ω结合，以增加共振频率以下的发射为代价，减少了共振峰的幅度。图8M显示了一个模拟，它研究同样的权衡是否适用于散热器平面结合。结果指出，结合的电阻大于等于25Ω时，最低的共振几乎完全被阻尼掉，代价是增加了共振频率以下的发射。较高的结合电阻导致较高的从直流到最低共振频率的发射，以及这个频率以上的较低的发射。使用50Ω铁磁珠替代电阻结合将恢复较低频率的良好发射性能，其中的铁氧体体的阻抗很低。

这些模拟结果暗示了一些有趣和有用的应用，特别是它证明试图移动高于涉及的频率范围的最低散热共振是不现实的。但是，我知道，还没有人试图在实际设计中使用有电阻的或铁氧体的散热平面结合，因此不知道它是否真的象模拟暗示的那样，在实际中有效。

现在的一些处理器插座可以具有内部的用于散热器的散热器接地杆，但大体上，这应该右设计者与其机电工程同事合作，来提出一个低成本的、容易在PCB上组装的、不占用太多板上面积的方案。图8N给出了Intel设计的例子[19]很简单，焊接到PCB、与设备之上的散热器进行弹簧舌接触的金属压模(中间的洞用于IC和散热器之间热传导介质)。

设计和制造类似的金属零件相对容易，如果设计时使用正确类型的弹性金属，使用板固定实现与制造散热器的材料的可靠器电气接触，效果就很好。PCB屏蔽罐或弹簧舌垫圈的制造商应该能推荐最佳的材料，并且是制造这些材料的最佳厂商。

当设计将PCB平面结合到散热器的饿方法时，当心期望的低阻抗可能被不类似的金属之间的任何接触的腐蚀、随时间的氧化效果（特别是使用铝或钢时）、制造残留物或金属上的保护性涂层（特别是使用绝缘聚合物涂层的阳极处理或钝化）严重损害。在可能出现液体凝结或湿化的地方，腐蚀可能是个大问题。使用适当的技术来保证，无论其生命周期内的任何可以预料的物理、化学、生物或气候暴露，所有有意的散热器结合点都能维持非常低的阻抗接触。

在制造中，坚持使用接触压强低的平滑探测，检查每批金属零件（散热器、固定件等）的表面具有很高的传导性。推荐这样做，是因为一些金属零件的制造上或镀膜商不了解表面传导性规范，并可能突发奇想，使用绝缘十足的聚合物（这些是人眼看不见的）涂层。还有，一些制造采购人员可能不顾采购规格说明中的条纹，采购阳极化的铝而不是镀铬（alochromed）的铝，或者聚合物钝化的有涂层的零件，因为“它们看起来都一样：都是灰色的金属”。5.4组合屏蔽和散热

观察图8N，下一步看来很明显设计将散热器连接到PCB的零件，这样就将IC封闭到“法拉第笼子”中屏蔽IC，造成散热器和平面的更好结合，在PCB级别给出最好的EMC性能。在PCB级别屏蔽IC(如[12]中讨论)限制了气流，可能引起过热，将屏蔽与散热组合可以解决这个问题。一个适当的结构的例子见图8P。

图8P显示了一个包围IC的金属结构，使用弹簧舌接触顶部和底部，造成一个与PCB组件侧面的OV保护迹线的电气接触(镀锡且不用焊接电阻覆盖)，并形成与散热器基座的电气接触。这样的金属结构有时称为“尖桩篱笆”或“画框”。图8P没有显示尖桩篱笆上的任何对准或装配针脚，也没有显示如何将散热器固定在其位置上。

将散热器结合到IC周围的OV平面来形成屏蔽的设计可能性有很多：可以使用金属组成的尖桩篱笆或镀膜塑料。焊接到PCB的多个位置而不是使用弹簧舌。如果IC的外形足够小，就可以使用可压缩的传导垫圈，甚至传导胶水珠。它可以是直接焊接或锡焊到散热器的结束结构，或形成其固有的一部分。

为成为有效的屏蔽，尖桩篱笆（或其它类似物）必须在IC周围连续，必须形成到散热器和OV保护环或其周边的PCB顶部的平面二者的频繁的低阻抗电气接触。必须非常频繁地经由OV保护环或顶部平面的四周到主OV平面。接触点和经由点的间距的设计指南与[12]中2节的PCB屏蔽相同。5.5其它有用的散热器技术

可能的地方，增加气流（或其它冷却介质），以便能减少散热器的尺寸，增加其最低共振频率。使用具有较低介电常数和/或较厚的热绝缘接口材料，来散热器和半导体硅片和结合电线之间的零散电容的大小[20]。

可以使用被屏蔽的热接口，它们有两个热传导绝缘层，以及夹在中间的金属屏蔽层，有助于保持零散噪声电流从散热器出来。内部金属层应该直接结合到适当的平面，理想情况下应该是平面周边的多个位置，以减少发射，增加最低共振频率，如前面讨论的那样。

使用导热管时，其长度一般给出比等价的直接固定到设备的散热器的低的共振频率。导热管应该如前讨论的那样，沿着其长度方向，结合到适当的PCB平面，以减少低频发射，使其共振频率远离任何始终谐振或其它PCB中强信号的频率。理想地，导热管的共振频率应该位于涉及的最高频率以上，但通常是不可能的