IO接口市公开课一等奖省赛课获奖课件

第五章I/O接口11.16-1IO接口第1页二者信息类型可能不一样；即使都是数字量信息，二者信息格式、信号时序、传输速度还可能不一样；速度不匹配；5.1I/O接口基本概念5.1.1I/O设备与与I/O接口I/O设备是微机系统必不可少组成部分。外部I/O设备并不能直接与微机相连,而需要经过I/O接口与微机相连。6-2IO接口第2页完成三大总线转换和连接任务。不一样外设接口，其功效及与外设连接、通信方式各不相同。但任何接口电路基本功效是相同，有三：5.1.2接口基本功效作为微型机与外设传递数据缓冲站正确寻址与微机交换数据外设提供微型机与外设间交换数据所需控制逻辑和状态信号。6-3IO接口第3页不一样外设接口内部结构可能千差万别，但其基本结构也是相同。与接口基本功效相对应，接口电路必须包含以下三种基本逻辑部件：I/O数据缓冲存放器——与功效1)对应存放器地址译码器——与功效2)对应读/写控制逻辑——与功效3)对应对于一些比较复杂接口,为了增强功效和适应不一样I/O同时控制方式需要，往往还要引入一些别逻辑电路。5.1.3接口基本结构6-4IO接口第4页1.接口电路经典结构数据总线缓冲器读写控制逻辑地址总线缓冲与译码控制存放器输出数据缓存器状态存放器输入数据缓存器联络控制逻辑系统DB系统ABMPU中止请求I/O数据线外设准备好选通联络线系统读/写控制线等中止响应用以确定接口电路工作方式和功效。输入缓存器和状态存放器输出接在数据总线上,为防止总线冲突。必须有三态输出功效。6-5IO接口第5页通常把接口中可被CPU读/写存放器称为I/O端口。端口存放器全部或部分端口线被连接到外设上。如图所表示:M

P

UABDBCB接口数据状态控制I/O设备I/O端口1I/O端口2I/O端口3

所谓I/O操作,是指I/O端口操作，而不是指I/O设备操作，即CPU访问是与外设相连I/O端口，而不是笼统I/O设备。2.I/O操作6-6IO接口第6页5.2.1存放器映象方式这种方式是将I/O端口与存放器单元同等对待，一起编址，所以也叫统一编址方式。读/写AB存储空间存放器I/O端口控制控制逻辑MPUDBRDWR5.2I/O端口编址方式6-7IO接口第7页

(2)I/O端口数目(即外设数目)只受总存放容量限制,大大增加了系统吞吐率。1.优点：(1)I/O操作与存放器操作完全相同，无需使用专用I/O指令，而存放器操作指令及其寻址方式非常丰富，从而使I/O功效增强，编程方便、灵活。

(3)使微机系统读写控制逻辑简单。读/写AB存储空间存放器I/O端口控制控制逻辑MPUDBRDWR6-8IO接口第8页(2)

为识别一个端口，必须对全部地址线译码，增加了地址译码电路复杂性，并使外设寻址时间增加。(1)占用了存放器一部分地址空间，使可用内存空间降低。2.缺点：(3)

访问存放器与I/O操作区分不显著。读/写AB存储空间存放器I/O端口控制控制逻辑MPUDBRDWR6-9IO接口第9页将I/O端口和存放器分开编址，即二者地址空间是相互“隔离”。5.2.2隔离I/O方式有两个地址空间，MPU使用不一样读写控制信号访问存放器和I/O端口。MPU必须采取专用I/O指令访问I/O端口，方便产生对应I/O读写信号。存放器(1MB)MPU控制逻辑I/O端口(256个)MEMRMEMWIORIOWR/W控制2020８８８８ABDB6-10IO接口第10页1.优点：存放器全部地址空间都不受I/O寻址影响；I/O地址译码较简单，I/O寻址速度较快；使用专用I/O指令和存放器访问指令有显著区分，可使编制程序清楚易懂，便于检验。存放器(1MB)MPU控制逻辑I/O端口(256个)MEMRMEMWIORIOWR/W控制2020８８８８ABDB6-11IO接口第11页2.缺点：

I/O指令类型少，不如存放器访问指令丰富，使程序设计灵活性较差；I/O指令只能在要求内部存放器和I/O端口间交换信息，处理能力和灵活性不如存放器映象式强；MPU必须提供存放器和I/O两组读写控制信号,增加了控制逻辑复杂性。存放器(1MB)MPU控制逻辑I/O端口(256个)MEMRMEMWIORIOWR/W控制2020８８８８ABDB6-12IO接口第12页5.2.3Intel系列处理器I/O编址方式

Intel系列MPU既可采取隔离I/O编址方式,又可使用存放器映象I/O编址方式。6-13IO接口第13页实际80X86系统中只使用了1K字节I/O空间，即只用A9～A0这十根地址线对I/O寻址，而且对这1K字节I/O地址空间也大都按AT系统技术标准作了分配。

80X86都提供一个区分于物理存放器地址空间独立I/O地址空间,由216(64K)个可独立寻址8位端口组成。两个相邻8位端口可组成一个16位端口,普通应对准于偶数地址。4个相邻8位端口可组成一个32位端口(386以上),普通应对准于能被4整除地址。1.Intel系列MPUI/O地址空间6-14IO接口第14页6-15IO接口第15页端口寻址8088/8086寻址端口数：64KB寻址端口信号：IOR、IOWA15

～A06-16IO接口第16页8088/8086I/O端口编址采取I/O独立编址方式(但地址线与存放器共用)地址线上地址信号用M/IO来区分I/O操作只使用20根地址线中16根：A15～A0可寻址I/O端口数为64K(65536)个I/O地址范围为0～FFFFH6-17IO接口第17页I/O地址译码目标：确定端口地址参加译码信号：IOR，IOW，高位地址信号OUT指令将使总线IOW信号有效IN指令将使总线IOR信号有效6-18IO接口第18页I/O地址译码例某外设接口有4个端口，地址为2F0H——2F3H，由A15～A2译码得到，而A1、A0用来区分接口中4个端口。试画该接口与系统连接图。6-19IO接口第19页I/O地址译码例地址范围：××××001011110000××××001011110011任意状态A11片内地址图中不接入6-20IO接口第20页I/O地址译码例译码电路图：≥1A11A10A18A3A2A9A7A4┇&CEA1A0接口芯片6-21IO接口第21页10根I/O地址线并非专设，而是借用存放器寻址低10位地址线A9～A0。为了与存放器访间相区分，就要在I/O端口地址译码电路上加限定信号IOR*或IOW*。为了确保DMA控制器访问存放器时，不会同时选通I/O空间中相同地址端口,在I/O端口地址译码电路中还要加一个限定信号"AEN"，使得DMAC访问时，AEN=1，禁止I/O端口译码。2.关于Intel系列MPUI/O编址方式说明：6-22IO接口第22页3.Intel系列MPUI/O保护机制Intel系列MPU为I/O操作提供了两种保护机制：用EFLAGS中IOPL字段控制使用I/O指令访问I/O地址空间权限。用任务状态段“I/O允许位映象”控制对I/O地址空间中各详细端口访问权限。6-23IO接口第23页保护虚地址方式下，当某个程序要访问I/O端口时，CPU先检验是否满足CPL≤IOPL，如满足，则可访问。如不满足，再对对应于这些端口全部映象位进行测试。在虚拟8086方式下，处理器不考虑IOPL，只检验I/O允许位映象。关于保护机制两点说明：6-24IO接口第24页5.3I/O同时控制方式

5.3.1概述数据输入缓存器数据输出缓存器接口数据数据总线MPU外设系统ABIOR/IOW①③②③I/O同时控制方式是微机基本系统与I/O外设之间数据传送管理方法，是微机系统一个调度策略。输入过程：输出过程：输入输出①②②、③由输入指令完成①、②由输出指令完成6-25IO接口第25页I/O设备同步目：外设准备就绪后，MPU才能执行IO指令操作；MPU从外设取数据前，外设已经将信息转换为数据，并存放到接口数据缓冲区，确保数据有效；MPU执行输出前，要求外设已经把数据从缓存器取走。不然前面数据将丢失6-26IO接口第26页一.特点：

I/O操作总是由MPU经过程序查询外设状态来开启，即总是MPU主动，I/O被动。

二.硬件接口结构

输入接口输出接口5.3.2.程序查询式控制6-27IO接口第27页1.输入接口硬件结构输入状态信息输入数据状态位复位数据就绪？(b)工作流程NY&数据锁存三态缓冲器(8位)三态缓冲器(1位)&地址译码选通>DQ数据+5V准备就绪触发器PdDiDBMPUIORREADY(状态信息)PsR输入设备AB(a)硬件结构输入外设发选通信号锁存数据。Q=1,READY=1读状态标志，Ps有效，READY=1,数据准备就绪；执行IN命令，Pd有效，并使触发器复位6-28IO接口第28页2.输出接口(b)工作流程输入状态信息输出数据状态位复位YN忙否？MPUQD输出设备数据锁存器三态缓冲器(1位)&地址译码数据PdPsDBIOW(a)硬件结构忙触发器RACK状态信息+5VDiABIOR&MPU需要发送数据时：读状态存放器内容，确认外设已经把数据取走，即BUSY=0;发写命令，数据进入锁存器，同时通知外设能够取数据并使BUSY=1；外设开始从接口缓冲区取数据；外设完成取数据后，发ACK通知MPU数据已经取走，BUSY=0;BUSY6-29IO接口第29页一个天然同时控制机构，能很好地协调MPU与外设之间工作，数据传送可靠。接口简单,硬件电路不多，查询程序也不复杂。在MPU使用效率与响应实时性间有矛盾,软件开销大，MPU使用效率低。

缺点：这种I/O控制方式是优是劣，不能一概而论,要看详细应用场所。优点：3.评价除数据端口外，必须有状态端口。状态端口和输入数据端口必须有三态输出功效。说明：6-30IO接口第30页查询工作方式例外设状态端口地址为03FBH，第5位(bit5)为状态标志（=1忙，=0准备好）外设数据端口地址为03F8H，写入数据会使状态标志置1；外设把数据读走后又把它置0。试画出其电路图，并将DATA下100B数据输出。

6-31IO接口第31页D5D7-D0A9|A3≥1&A15|A10≥1IOWD7-D03F8H外设D7D6D5D4D3D2D1D0BUSYCPQ7Q6Q5Q4Q3Q2Q1Q0状态端口GG2AG2BCBAA2A1A074LS138Y0≥1IORY3OE74LS3743FBH6-32IO接口第32页LEASI,DATAMOVCX,100AGAIN:MOVDX,03FBHWAITT：INAL,DXTESTAL,20HJZWAITTMOVDX,03F8HMOVAL，[SI]OUTDX，ALINCSILOOPAGAINHLT读状态进行一次传送Bit5=1?传送完否?修改地址指针初始化YNNY结束6-33IO接口第33页(1)特点：每次I/O操作都是由I/O设备向MPU发中止请求而开启，即I/O主动，MPU被动。(2)接口电路结构中止请求触发器输入设备状态信号&数据锁存器三态缓存器1MPU地址译码>数据RDYD+5VQIORDBABINTCP>5.3.3.中止驱动式控制R6-34IO接口第34页I/O设备较多时，硬件复杂，需以一系列中止逻辑电路作为支持；因为中止方式本身是一个异步控制机构，中止请求信号出现完全是随机，故软件开发和调试比程序查询式复杂、困难。缺点：优点：既能节约MPU时间,提升计算机使用效率，又能使I/O设备服务请求得到及时响应，很好地处理了效率与实时性间矛盾。鉴于上述原因，如不是实时性要求很高、非使用中止驱动式控制不可地方，还是尽可能用程序查询式控制为好，或者把两种控制方式结合起来。(3)优缺点6-35IO接口第35页5.3.4.直接存放器存取式控制I/O设备必须经过MPU才能和存放器交换信息。每次I/O操作引发方式不论是软件查询引发还是硬件中止引发，引发后详细数据传输过程则都是由软件控制完成。而DMA方式无需MPU介入，进入DMA工作状态后，数据完全是在硬件(DMAC)控制下在I/O设备和存放器间直接交换，所以速度可大大提升。前两种共同特点是：6-36IO接口第36页1.I/O接口中DMA技术

DMA方式用于高速、大容量：高速I/O设备存放器存放器存放器I/O设备I/O设备•磁盘、光盘与内存之间数据交换；•图像与图形显示；•高速数据采集系统；……6-37IO接口第37页DMA操作过程取决于DMAC接管总线方式。DMAC通常有三种从MPU接管总线方式：使MPU暂时放弃总线控制权暂停MPU时钟脉冲窃取MPU空闲时间（CPU继续工作）2.DMA操作普通过程6-38IO接口第38页第一个方式下DMA操作过程示意：MPUDMAC存放器外部设备地址总线数据线(a)DMA请求阶段HOLDDMAREQMPUDMAC存放器外部设备(b)DMA响应和传数阶段HLDADMAACKIOR/IOWMEMW/MEMRMPUDMAC存放器外部设备(c)传送结束阶段INT计数到6-39IO接口第39页3.DMA操作控制器MEMR/MEMW总线接口优先权编码与

总线

判决器地址存放器字节存放器状态存放器控制存放器通道2数据链接存放器总线控制逻辑通道3系统AB,DBIOR/IOWBUSRQBUSAKINT级联线内总线通道1DMARQ1DACK1DMARQ2DACK2DMARQ3DACK36-40IO接口第40页软件延时硬件延时这是一个无需控制I/O操作方式,只有在外部控制过程各种动作时间是固定，且是已知条件下才能使用。两种方法：5.3.5延时等候式控制6-41IO接口第41页DCPQD0D1输出口地址38F3H输入口地址38F0H+5V16-42IO接口第42页5.4.1单级数据缓存器单级数据缓存器在电路结构上，实际上就是一个存放器或锁存器。用于输出接口中数据缓存时，只需普通（单纯）存放器或锁存器即可；用于输入接口中数据缓存时，必须采取含有三态输出功效存放器或锁存器，或者采取普通存放器或锁存器加上三态缓冲器组成。5.4I/O接口中数据缓存技术6-43IO接口第43页DQCPDQCPDQCPDQCPDQCPDQCPDQCPDQCP1DI1DI2DI3DI0DI4DI5DI6DI7CPOEDO0DO1DO2DO3DO4DO5DO6DO71.带三态输出单级缓存器结构存放器或锁存器用存放器时，是在CP上升沿存放数据；用锁存器时，是在CP为高电平期间输出跟随输入变，CP下降沿时才将输入数据锁定存放。6-44IO接口第44页2.单级数据缓存器连接Q7D7Q0D0&OECP来自外设数据外设选通信号地址端口IORD0～D7～～6-45IO接口第45页锁存器芯片74LS374D0~D7