计算机组成原理知识点

1、.第一课时1令为操作码和地址码作指了操作类型址码明了对哪两个数进展操作。 2、CPU 的时钟频率也即是 CPU 的频。3 计机系统构造：概念性构造功能特性。是指硬件子系统的概念性构造和功能特性。 由指令系统所规定的所有属性，所以也称指令集体系构造。主要研究计算机系统软件和硬件的功能分配，以及如何最正确地实现分配给硬件的功能。 例如：指令系统中是否包括乘法指令？4、计算机组织：也称计算机组成：计算机主要部件的类型、数量方式控制方式和信息流动方式以及 相互连接而构成的而系统。主要研究数据和指令的组织，数据的存取、传送和加工处理。数据流和指令流的控制方式 根本运算的算法例如：如何实现乘法指令？5 计

2、机实现：计算机功能的物理实现。6、加法指令执行速度因为加法指令能反映乘除等运算，而其他指令的执行时间也大体与加法指令相当。7、CPI执行一条指令所需时钟周期数，是主频的倒数。8、等效指令速度法9 存器不仅能存放数据，而且能存放指令，两者在形式上没有区别，但计算机应能区分 数据还是指令。10 有我们说某个特定的功能是由硬件实现的，但并不是说不要编写程序，如乘法功能可 由乘法器这个硬件实现要启这个硬乘器须先执行程序中的乘法指令。 11 指译码器是译指令的操作。而是在读出之前就知道将要读的信息是数据还是指令了12 在算机领域中，站在某类用户的角度，如果感觉不到某个事物或属性的存在，即 “看不到某个事

3、物或属性，那么称为“对 xxxx 用户而言，某个事物或属性是透明的。 13 程控器是执行指令的机器。14 机字定义为 CPU 中在同一时内一次能够处理的二进制数的位数，实际上就 CPU 中据通路 的位数15 浮运算器的数据通路要得多。16 所以一般把定点运算器的数通路宽度定为机器字长。因为机器字长与内存单元的地址 位数有关，而地址计算是在定点运算器中进展的。17、个字的宽度并不等于机器长。在 80 x86 系中，一字的宽度为 16 位18存单指存储器中具有一样地址的假设干个存储元或称存储元存储基元、记忆单元构成的 一个存储单元中的二进制代码，其宽度等于一个编址单位的长度，可以 8 位16 位3

4、2 位等。现在，大多数计算机是按字节编址的，即：每一个字节 位有一个地址，编址单 位就是一个字节，所以一个存储单元的宽度位数8 位由此可见，一个数据如 位整数32 位点数或 64 位浮数等可能占多个存储单元。一次从存储器读出或写入的 信息也可能有多个存储单元。.19“指令字长：指指令的位数。有定长指令字机器和不定长指令字机器。定长指令字机器中所有指令的 位数是一样的，目前定长指令字大多是 32 位令字。不定长指令字机器的指令有长有短， 但每条指令的长度一般都是 8 的数所一指令字在存储器中存放时能占用多个 存储单元；从存储器读出并通过总线传输时，可能分屡次进展，也可能一次读多条指令。20 MA

5、R 为存储器地址存放器：是主存和 CPU 之的口21 按节编址的，也即：每一个字节8 位有一个地址。编址单位就是一个字节 所以一个存储单元的宽度位数是 8 位22 存元又叫存储元，或存储基元，记忆单元。23 二制并不符合人们的习惯，但是计算机内部仍采用二进制来表示信息的原因：是因 为二进制有如下的优点：0/1 两状易理实，算那简。作靠也即：；1+0=1,0+1=1 非像 C 语中的异或运算符！计算机由逻辑电路组成的，逻辑电路通常只有两个状态，例如开关的接通与断开，晶体 管的饱和与截止。电压电平的高与低。简化运算：二进制运算法那么简单：求积运算法那么只有三个。也即 1*1=1 1*0=0 0*0

6、=0二进制数的运算：0-0=0；1-1=0 0-1=1 1-0=1逻辑运算0|0=0 0|1=1 1|0=1 1|1=1算术运算会发生进位和借位，而逻辑运算那么按位独立进展！ 除 2 取，直到商为 0，后倒排！十进制小数化为二进制小数。发：的制数有样 处 178=1*101 ， 数中元也从 0 开场的规那么：乘 2 取，直到小数局部为 ，然后顺排！为什么需要八进制？因为使用 2 进太长了用进制保持了二进制数的表达特点。将 一 个 十 进 制 的 多 位 数 化 为 二 进 制 ， 如 果 需 要 计 算 屡 次 的 话 ， 可 以 先 转 化 为 十 六 进 制 ， 然 后 再 转 化 为 二

7、 进 制 ！ 同 样 ， 如 果 一 个 二 进 制 很 长 的 话 ， 我 们 也 可 以 先 将 转 化 为 进 制 ， 然 后 再 转 化 为 进 制 ！原码、反码和补码：一个整，按照绝对大小转的二进制数叫做原 。将二进数按位取反所得的二进制数称为原二制数的反码反码加1，就是补。.矢量图只记录线段的两端，所用的字节就少多了，但是格式不同，需要转换！位图。 声音是一种连续变化的模拟量。对声音信号按固定的时间进展采样。从而把它变成数字量。第三章：系统线CPU 能像访问主存一样访问输入输出模块！给出输入输模块地址和控制信息。在某些情况下 I/O 模和主存之间可以直接交换数据DMA 控制器：要能

8、给出所访问的主存单元的地址在某些情况下 I/O 模和主存之间可以直接交换数据I/O 模如 控器要能对主存给出/写控制信息DMA 制器：直接存储器访问。输入输出模块：有两种数据，一种是内部数据CPU 送的一种是外部数据盘 鼠标送来的CPU 只能取指令，而不能送出指令！I/O 模将中断请求信号送 CPU部件与部件之间的信息交换。我们把连接各部件的通路的集合称为互连构造连构造有分散构造和总线构造.类分的线总.：部线指片部接元的线例 C片部在个存、 ALU、指令件各件间总相。：统线指接 C、储和种I/O块主部的线又板总或间线它括局总、理 主总、速I/O总线扩I/O总等：通信总线：这类总线于主机 I/O

9、设之间或算机系统之 的通信。地址总线地址线给出源数据或目的数据所在的主存单元或 I/O 端的地址。地址线的宽度反映最大的 寻址空间但也有些总线没有独的地址线址信息通过数据线来传送种情况称为 数据/址复用一条总线。时钟：用于总线同步。复位：初始化所有设备。总线请求：说明发出该请求信号的设备要使用总线。总线允许：说明接收到该允许信号的设备可以使用总线。中断答复：说明某个中断请求已被承受。存储器读：从指定的主存单元中读数据到数据总线上。存储器写：将数据总线上的数据写到指定的主存单元中。I/O 读从指定的 I/O 端口中读数据到数据总线上。I/O 写将数据总线上的数据写到指定的 I/O 端口中。传输确

10、认：表示数据已被接收或已被送到总线上。串行总线： 定义：数线按串进传，此需根数线 优点：路钱，合远离据输 用途：要于接速备但年出了高速行线如，可输 媒信波特率：每秒钟通过信道传输的码元也称码元传输速率，单位为/秒b/s衡量并行总线速度的指标是最大数据传输率或称带(MB/s)。突式据送式字字间串的但每字各位间是行。总线的特性：一、物理机械特性 1 连类型：缆式、主板式、底板式.2 连数量：串行和并行。二、电气特性：总线的每一条信号线的信号传递方向、信号的有效电平范围。信号方向：数据为双向、地址为同向控制为异)三、功能特性：总线中每根传输线的功能。四时特性总线中任一根传线在什么时间内有效及每根线产

11、生的信号之间的时序 关系。1 总宽度：数据线的宽(8 位16 位32 位)2 信线类型：专用信号/复用信号线3 仲方法：集中式裁分式决4 定方式：同步通 /异步通信一个设备在使用总线同另一个设备通的过程中，是采 用同步传输的方式，还是异步传输的方式。5 事类型：总线所支持的各种据传输类型和其他总线操作类型。6 总带宽总宽度最大数据传输率)每秒钟在总线上能传输的最大字节数。例：总线工作频率为 33MHz总线宽度为 32 位那么总线带宽为 132MB/s.为什么制定总线标准？便于机器的扩大和新设备的添有总线标准，底板式总线和 I/O 总通常是 标准总线一、ISA 总，又叫 AT 总工业标准构造(1

12、)支 64KI/O 地空间、 主地址空间的寻址，支持 15 级中断、级 DMA 通。 (3)支种总线事务类型：存储器读、存储器写I/O 读I/O 写、中断响应、 响应、 存储器刷新、总线仲裁。3是一种简单的多主控总线4数据线与地址线是别离的5时钟频率为，数据线宽为 16 位。最大数据传输率为 16MB/s二、总线1、地址线的宽度为 32 位所以寻址能力达 2即 或 DMA 控制器等这些主存控制设 简称主控设备够 4G 范围的主存地址空间进展访问线与地址线也是别离的。 2、数据线宽度为 32 位总线频 所最大数据传率为 33MB/s三 PCIPeripheralponentInterconnec

13、t总线1、总线频率 33MHz，据线宽度也为 32 位但是可以扩大到 64 位。2支并发工PCI 提供数据缓,使总线独立于 CPU系中高速设备挂接在 PCI 总线上，而低速设备仍然通过 、EISA 等些低速 总支持分为两种： PCI 配的单处器系统总线构 单总线造早期计算机采用的。CPU、主存与 I/O 模块之间的传送都通过一组总线进展PDP-11 和 国产 DJS183 机用该构。所有传送都共享一组总线，总线成为整个系统的瓶颈.性能下降的原因：1 总上连接的设备越多，传输迟就会越大。2 总上挂接大量高速设备后，一总线无法满足系统要求。 双总构(a) 不分层次，多加一条 CPU 与存之间的总，

14、形成以主存储器为中心的双总线构造也：统线主总(b) 将 I/O 从总线上别离出来由 IOP 理先单总线分成主存线 I/O 线 形成两级双总线构造：输入输出处理器也：存线I/O 线 三总线造（a 不分层次：在以主存为中心的双总线构造中，将 I/O 和存从系统总线上别离开来，将原先的系统总线 分成主存总线和 I/O 总。而在主存和高速的磁盘等设备之间引入一个专门的 DMA 总， 形成三总线构造。也：存线I/O 线 DMA 线b分层次：将 I/O 设备主存间的通信与处理器的活动隔离开来。 CPU 和存之间的通信要通过 也即：局总CPU 和 cache主总存 cache扩总接展线I/O 设和展线口局总

15、和存线通 cache 来联的存线扩总是过展线口联 系。CPU 和存交信：么4总线构造括 cache 桥连了三个总线部总线存总线和高速总线 而高速总线和扩展总线是通过扩展总线接口来连接的。也：部线主总高总和展线。.总线判优制和总线通控制一总判控(总裁)：多设需使总线展信，用种略择 个备用线二总通控总线定取了线制权设如控总进总操？即 如定总事中每步时场何完？就总通信定问。 三如进总判控？在线引一或个线控备、主设：发总请并制线如处器，些入出块如 DMA 、从备只响从控备来总命如主、些入出块利总裁决哪总主设将下得总使权只具总使权主设才控总。四如何展线裁？ 总裁决两方：中和布集式将制辑在个门 总控器或线

16、决 中，过所的线求 集起利一特的决法展决分式没专的线制，控逻分在个件设备。 总请求号总请线总许线总请信线用信线用如用据线展线求这情下总裁和 数传不重进 裁方案在下个素进平等性.具高先级设应先效。公性 即使是具最优权设也能远不总使权。集式线优制有下种菊链询计器时询独请(1)菊链询式根思：线有根用总控总忙、BR-线求、BG-线允。BG 从高先的备次最优权设串相。果 BG 到达设有线求， 那 信就再往传该备立线 BS 信，示已得总线用。 2计数器定查询方根思：菊链询一设地线少根线许 BG。线制件收 BR 送的线求号，在线被用BS=0的况，计器场数，将 值过备址线各备出当个总请的备与数一致，设 备获总

17、使权此终计查，时设建总忙 BS 信。注：计数的初始不一定！这是能证公的提！ 菊链询计器时询比菊链询式优：简，需根就按定先序实总裁。 扩设。缺：不保公性即优级求能远不允。电故敏，设故会响后设的作 花的使限了线度.计器时询式优：灵，备先通设不的数始来变设次值为 0那 么定假每初总刚得线用的备那是等的环先方 电故不菊链询样感缺：增一设线线备制辑复(需设号展码拟)。独请方根思：个备有对线求 BRi 和线允线 。各设独请总， 当个备求用线，通对的线求将求号送总控器总 控器有个 判优路 ，根各个备优级定择个备用线控器 可给个求以定优级也以置编的先。优：响速快果可程总控器那优级灵设。缺：制辑杂控线量。设 n 表允挂的大备，么花方只两裁线计数询式 致用 log2n 根裁线而独请方那需 2n 根决裁算：总控器的件现可用定并判算法平的环花 算、态先算：近少算、来效劳法等控总的用提定信、作令请/答复信等总完一传，四阶： 总线裁：定个控备用线 寻址阶：控备出访的存设的址，时出关令读写)， 动设 数据传阶：、设间展据换 完毕阶：关息总上销让总使权总通控的的