(万年历)开发文档

1、(万年历)开发文档2021第六届“博创杯”全国大学生嵌入式设计大赛作品设计报告基于FPGA的多功能数字万年历的设计Design of FPGA-based Electronic Perpetual Calendar设 计 报 告目 录摘要 . I第一章 绪论 . 11.1电子技术的发展史 . 11.2 FPGA-可编程逻辑器件 . 1 1.3设计流程 . 2第二章电子万年历的系统方案 . 32.1电子万年历的系统概述 . 3 2.2电子万年历的工作原理 . 3 2.3电子万年历的时钟问题 . 42.3.1全局时钟. 4 2.3.2门级时钟. 5 2.3.3多级逻辑时钟 . 5 2.3.4波动式

2、时钟 . 5 2.4电子万年历的控制系统 . 6 2.4.1主控制模块maincontrol . 6 2.4.2 时间自动显示及其设置模块time_auto_and_set . 82.4.3 时间显示动态位选模块time_disp_select .15 2.4.4显示模块disp_data_mux . 16 2.4.5 秒表stopwatch. 17 2.4.6日期自动显示和日期设置date_main . 18 2.4.6.2 日期的设置setdate . 19 2.4.7闹钟模块alarmclock . 20 2.4.8阳历转阴历模块swicthto . 22 2.4.9分频模块fdiv .

3、 23第三章功能和指标 . 243.1 系统的主要功能 .24 3.2 系统的主要指标.24 第四章实现原理 . 254.1 系统的整体设计流程 .25 4.2下载硬件配置文件和运行软件程序.26 第五章系统的硬件框图 . 27第六章系统的各模块连接图 . 27第七章：系统的操作简介 . 29第八章测试设备 . 30第九章系统说明 . 30结论 .31 参考文献 . 31多功能数字万年历的设计摘 要电子技术的发展更是日新月异。可以毫不夸张的说，电子技术的应用无处不在，电子技术正在不断地改变我们的生活，改变我们的世界。在这快速发展的年代，时间对人们来说是越来越宝贵，在快节奏的生活时，人们往往忘记

4、了时间，一旦遇到重要的事情而忘记了时间，这将会带来很大的损失。因此我们需要一个定时系统来提醒这些忙碌的人，而数字化的钟表给人们带来了极大的方便。由于可编程逻辑器件具有灵活性强、成本低、功耗低等特点，所以电子万年历可以以可编程逻辑器件为核心，外加一些外围设备来实现。电子万年历(Electronic Perpetual Calendar),其完成的功能就像普通的手机或者便携式电子产品上的电子钟一样，具有以下功能：时间的正常显示，时间的设置，秒表，闹钟，日期的正常显示，日期的设置以及阴阳历的转化。本设计采用FPGA为系统的控制器，FPGA可以实现各种复杂的路基功能，模块大，密度高，它将所有器件集成在

5、一块芯片上，减少了体积，提高了稳定性，并且可应用EDA软件仿真，调试，易于进行功能控制。FPGA采用并行的输入输出方式，提高了系统的处理速度，适合作为大规模实时系统的控制核心。通过输入模块将参数输入给FPGA，FPGA通过程序设计控制时钟、功能键、调整键，从而实现电子万年历的基本功能。关键词：时序的合理安排，按键消抖，LED显示I多功能数字万年历的设计第一章 绪论1.1电子技术的发展史随着应用系统向高速度、低功耗和低电压方向的发展，对电路设计的要求越来越高，传统集成电路设计技术已无法满足性能日益提高的整机系统的要求。同时，由于IC设计与工艺技术水平的提高，集成电路规模越来越大，复杂程度越来越高

6、。目前已经可以将整个系统集成在一个芯片上，即片上系统(System On Chip缩写为SOC)，这种芯片以具有系统级性能的复杂可编程逻辑器件（CPLD）和现场可编程门阵列(FPGA)为主要代表。与主要实现组合逻辑功能的CPLD相比，FPGA主要用于实现时序逻辑功能。对于专用集成电路(ASIC)设计来说，采用FPGA在实现小型化、集成化和高可靠性系统的同时，还可以减少风险、降低成本、缩短开发周期。本系统是采用Verilog HDL语言的电子万年历的开发与应用，是以可编程逻辑器件作为其实现的物理设备，是以硬件的方式来实现控制算法，而可编程逻辑器件的开发需要将控制算法通过Verilog HDL来实

7、现。1.2 FPGA-可编程逻辑器件现场可编程门阵列FPGA器件是Xilinx公司于1985年首家推出的，它是一种新型的高密度PLD，采用CMOS-SRAM工艺制作。FPGA的结构与阵列PLD不同，其内部由许多独立的可编程逻辑模块组成，逻辑块之间可以灵活地相互连接。FPGA结构一般分为三部分：可编程逻辑块、可编程I/O模块和可编程内部连线。配置数据存放在片内的SRAM或者熔丝图上，基于SRAM的FPGA器件工作前需要从芯片外部加载配置数据。配置数据可以存储在片外的EPROM或者计算机上，设计人员可以控制加载过程，在现场修改器件的逻辑功能，即所谓现场可编程。FPGA的发展非常迅速，形成了各种不同

8、的结构。按逻辑功能块的大小分类，FPGA可分为细粒度FPGA和粗粒度FPGA。细粒度FPGA的逻辑功能块较小，资源可以充分利用，但是随着设计密度的增加，信号不得不通过许多开关，路由延迟也快速增加，从而削弱了整体性能，导致速度降低；粗粒度FPGA的逻辑功能块规模大，功能强，可以用较少的功能块和内部连线就能完成较复杂的逻辑功能，易于获得较好的性能，但其缺点是资源不能充分利用。从逻辑功能块的结构上分类，可分为查找表结构、多路开关结构和多级与非门结构。根据FPGA内部连线的结构不同，可分为分段互连型FPGA和连续互连型FPGA两类。分段互连型FPGA中具有多种不同长度的金属线，各金属线段之间通过开关矩阵或反熔丝编程连接，走线灵活方便，但走线延时无法预测；连接互连型FPGA是利用相同长度的1多功能数字万年历的设计金属线，连接与距离远近无关，布线延时是固定的和可预测的。1.3设计流程实现版图验证设计要求说明行为描述RTL级描述 功能验证和测试逻辑综合/时序验证 门级网表逻辑验证和