电感的升压、降压原理

1、降压原理解释一：FET为ONFET为ON时的电路图在FET为ON的时间里，L积蓄电流能的同时为输出供电。虚线表示的电流路径虽是微小的漏电流，但会使轻负载的效率变差。FET为OFF时的电路图在FET为OFF时，L要保持OFF前的电流值，使SBD为ON。此时，由于线圈的左端被强制性地降到0V以下，VOUT的电压下降，即降压电路原理。由此，FET的ON时间长L里积蓄的电流能越大，越能获得大功率电源，降压的幅度越小。降压时，由于FET为ON时也要给输出供电，所以不需要限制占空比的最大值。解释二：降压式DC/DC变换器基本工作原理电路如图所示。VT1为开关管，当VT1导通时，输入电压Vi通过电感L1向负

2、载RL供电，与此同时也向电容C2充电。在这个过程中，电容C2及电感L1中储存能量。当VT1截止时，由储存在电感L1中的能量继续向RL供电，当输出电压要下降时，电容C2中的能量也向RL放电，维持输出电压不变。二极管VD1为续流二极管，以便构成电路回路。输出的电压Vo经R1和R2组成的分压器分压,把输出电压的信号反馈至控制电路，由控制电路来控制开关管的导通及截止时间，使输出电压保持不变。控制电路VD1RC1C510ulFSMTC0E05GNDPWRENVINLXGNDFB/VOUTENU2RT8024SOT-23-5CIO压保持不变。控制电路VD1RC1C510ulFSMTC0E05GNDPWRE

3、NVINLXGNDFB/VOUTENU2RT8024SOT-23-5CIO0.1uFSMTC0402L24.7uHSMTSB32VCC1.2VR2ZZC7100hU1%I10uFSMTRG402SMT0005GNDR6woK/i%SMTRD402GND控制电路和VTI，VD1是一体的都是RT8024GNDSBD3NDOQGNDo硕GNDSBD3NDOQGNDo硕rOVOUT升压原理GND解释一FET为ON时的电路图在FET为ON的时间里在L积蓄电流能。虚线表示的电流路径虽是微小的漏电流，但会使轻负载的效率变差。FET为OFF时的电路图在FET为OFF时，L要保持OFF前的电流值，相当于在输入回

4、路增加了一个“电源”。由于线圈的左端被强制性固定于VIN,因此输出VOUT的电压要大于VIN,即升压电路原理。由此，FET的ON时间越长（FET的触发占空比D越大），L里积蓄的电流能越大，越能获得电源功率，于是升压就越高。但是，FET的ON时间太长的话，给输出侧供电的时间就极为短暂，FET为ON时的损失也就增大，变换效率变差。因此，通常要限制占空比的最大值，不超过适宜的占空比D。解释二：简单的电感升压原理L我n给一个简单电路，当开关k位于位畫1的时候，L在电源电压E的作用下*电感流过一裕电电廡储能.当开关转换到位宜由于电感的性质电流不能突变，在这个瞬间，电流i傍然为】如果R2鳧然R2上的电压要比前一时刻的R1上的电压高口因前一时刻R1上的电压VI=I玄1|这一时刻R2上的电压V2=I*R2由R2R1得V2VL如果开关K换成电子开关，且转换逮度很快，那么负载R2就可以緡到一个升高了的电压。当然这是一个简单的解释，具体的计算公武