SC各引脚的功能引脚查询

1、S3C6410各引脚的功能引脚引脚名称特殊功能引脚功能说明A2NC_CA3XpcmSOUTO/GPD4在0状态下，PCM串行数据输出串行通信PCM（2通道）A4VDDPCMLCD （液晶显示器）的IO VDD，电压 2.53.3电源组A5XM1DQM0在O状态下，存储器端口 1 DRAM 数据屏蔽（DRAM动态随机存储器，常见的 是系统内存；数据只能存储很短 时间）外部存储接口S3C6410共享存储器端口（ DRAM1）具体信号A6XM1DATA1在IO状态下，存储器端口 1DRAM低于半数据总线A7VDD1电源组A8VDDARMARM1176核和缓存的内部VDD,该 点电压未定（TBD）（T

2、o Be Decided）电源组A9XM1DATA6在IO状态下，存储器端口 1DRAM外部存储接口A10XM1DATA9低于半数据总线S3C6410共享存储AllXM1DATA12器端口（ DRAM1）具A12XM1DATA18体信号A13XM1SCLK在0状态下，1DRAM时钟A14XM1SCLKN在0状态下，存储器端口 1DRAM反转时钟的Xm1SCLKA15XmmcDATA1_4/GHP6在IO状态下，数据（SD/SDIO/MMC卡接口通道1）MMC 2通道A16XmmcCMD1/GPG6在IO状态下，命令/响应（SD/SDIO/MMC 卡接 口通道 1）A17CmmcCDNO/GPG

3、0在I状态下，卡删除（SD/SDIO/MMC 卡接口通道 0）A18CmmcCLKO/GPG0在O状态下，时钟（SD/SDIO/MMC卡接口通道0）A19XspiMOSIO/在IO状态下，SPI主设备输出线串行通信GPC2路SPI（2通道）A20Xi2cSCL/GPC8在IO状态下，IIC总线时钟串行通信（IIC总线具体信号）A21XuTXD2/在O状态下，UART 2传输数据串行通信GPB1输出（UART具体信号）A22XuRTSNO/GPA3在O状态下，UART 0请求发送数据信号A23XuTXDO/GPA1在O状态下，UART 0传输数据输出A24NC_DBlNC_BB2XpcmSINl

4、/GPE3在I状态下，PCB串行数据输入串行通信PCM（2通道）B3XpcmEXTCLK1/GPE1在I状态下，可选参考时钟B4XpcmSINO/GPD3在I状态下，PCB串行数据输入B5XpcmEXTCLKO/GPD1在I状态下，可选参考时钟B6XM1DATA0在IO状态下，存储器端口 1DRAM低于半数据总线外部存储器接口（S3C6410共享存储器端口）B7XM1DATA3B8VDDM1存储端口 1的IO VDD;电压1.82.5电源组B9VDDM1BIOXM1DATA13在IO状态下，存储器端口 1DRAM低于半数据总线外部存储器接口（S3C6410共享存储器端口）BllVDDARMAR

5、M1176核和缓存的内部VDD,该点电压未定电源组B12XM1DATA16在IO状态下，可作为存储器端外部存储接口B13XM1DATA17口 1DRAM高于半数据总线使用，通过系统控制器设置S3C6410共享存储器端口（ DRAM1）具B14XM1DQS2在10状态下，存储器端口 1DRAM体信号数据选通B15XM1DATA22在IO状态下，可作为存储器端口 1DRAM高于半数据总线使用，通过系统控制器设置B16XmmcDATA1_在IO状态下，数据（SD/SDIO/MMCMMC 2通道2/GHP4卡接口通道1）B17VDDMMCUSB .OTG .PHY的内部VDD;电压电源组2.53.3B

6、18XmmcDATAO_在IO状态下，数据（SD/SDIO/MMCMMC 2通道0/GHP2卡接口通道0）B19XspiMIS01/在IO状态下，SPI主设备输入线串行通信GPC4路SPI（2通道）B20XspiMISOO/GPC0B21XuTXD3/在O状态下，UART 3传输数据串行通信GPB3输出（UART具体信号）B22XuTXD1/在O状态下，UART 1传输数据串行通信GPA5输出（UART具体信号）B23XciYDATA7/在I状态下，在8位模式下，像图像/视频处理GPF12素数据为YCbCr；或在16位模式 下为Y；通过相机处理器A驱动（相机接口具体信）B24XciYDATA5

7、/GPF10B25NC_FClXM0ADDR0在0状态下，存储器端口 1DRAM地址总线外部存储接口S3C6410共享存储器端口（ DRAM0）具体信号C2VDDARMARM1176核和缓存的内部VDD,该点电压未定（TBD）电源组C3XpcmSOUTl/GPE4在O状态下，PCM串行数据输出串行通信PCM（2通道）C4XpcmFSYNCl/GPE2在O状态下，PCM同步指示字的 开始C5XpcmEXTCLK1/GPE0在I状态下，可选参考时钟C6XM1DATA4在IO状态下，存储器端口 1DRAM低于半数据总线外部存储接口S3C6410共享存储器端口（DRAM1）具体信号C7XM1DATA2

8、C8XM1DATA5C9XM1DATA7C10VDDARMARM1176核和缓存的内部VDD,该电源组点电压未定（TBD）CllXM1DATA14在IO状态下，存储器端口 1DRAM外部存储接口C12XM1DATA10低于半数据总线S3C6410共享存储C13XM1DATA19器端口（ DRAM1）具体信号C14VDDM1存储端口 1的10 VDD;电压1.82.5电源组C15XM1DATA20在IO状态下，存储器端口 1DRAM低于半数据总线外部存储接口S3C6410共享存储器端口（DRAM1）具体信号C16XmmcDATA1_6/GHP8在IO状态下，数据（SD/SDIO/MMC卡接口通道

9、1）C17XmmcDATA1_1/GHP3存储设备MMC 2通道C18XmmcDATAO_2/GHP4在IO状态下，数据（SD/SDIO/MMC卡接口通道0）C19XspiM0SI1/在IO状态下，SPI主设备输出线串行通信GPC6路SPI（2通道）C20XspiCS0/GPC3在IO状态下，SPI片选（只对于从模式）C21VDDEXTPCM 的 IO VDD 音频电源组(I/F-2S,AC97)；电压 3.3C22XuRTSNl/GPA7在0状态下，UART 1请求发送数据信号串行通信（UART具体信号）C23XpwmECLK/GPF13在I状态下，PWM定时器外部时钟调制解调器接口（PWM

10、具体信号）C24XciYDATA2/GPF7在I状态下，在8位模式下，像素数据为YCbCr；或在16位模式下为Y；通过相机处理器A驱动图像/视频处理（相机接口具体信）C25XciYDATAO/GPF5DIXM0ADDR2在0状态下，存储器端口 0DRAM地址总线外部存储接口S3C6410共享存储 器端口（DRAMO）具 体信号D2XM0ADDR3D3VDDARMARM1176核和缓存的内部VDD,该 点电压未定（TBD ） （To Be Decided）电源组D6XpcmFSYNCO/GPD2在0状态下，PCM同步指示字的 开始串行通信PCM（2通道）D7XpcmEXTCLK0/GPD1在I状

11、态下，可选参考时钟D8VDDARMARM1176核和缓存的内部VDD,该电源组点电压未定(TBD ) (To BeDecided)D9XM1DQSO在IO状态下，存储器端口 1DRAM数据选通在IO状态下，存储器端口 1DRAM数据选通DIOXM1DATA15在10状态下，存储器端口 1DRAM外部存储接口DllXM1DATA11低于半数据总线S3C6410共享存储D12XM1DATA8器端口（ DRAM1）具体信号D13VDDI电源组D14XM1DQM2在O状态下，存储器端口 1 DRAM 数据屏蔽（DRAM动态随机存储器，常见的 是系统内存；数据只能存储很短 时间）外部存储接口S3C641

12、0共享存储器端口（ DRAM1）具体信号D15XM1DATA21在IO状态下，可作为存储器端D16XM1DATA23口 1DRAM高于半数据总线使用，通过系统控制器设置D17XspiCS1/在IO状态下，SPI片选（只对于串行通信GPC7从模式）SPI（2通道）D18VDDI电源组D19XuRXD2/在I状态下，UART 2接受数据串行通信GPBO输入（UART具体信号）D20XuRXDO/GPA0在I状态下，UART 0接受数据输入D23XpwmTOUTl/GPF15在0状态下，PWM定时器输出调制解调器接口（PWM具体信号）D24XciVSYNC/GPF4在I状态下，垂直同步，通过相机处理

13、器A驱动图像/视频处理D25XciHREF/GPFl在I状态下，水平同步，通过相机处理器A驱动（相机接口具体信）ElXM0ADDR5在O状态下，存储器端口 0DRAM地址总线外部存储接口S3C6410共享存储器端口（ DRAM0）具体信号E2VDDARMARM1176核和缓存的内部VDD,该 点电压未定（TBD）（To Be Decided）电源组E3XM0ADDR3在O状态下，存储器端口 0DRAM地址总线外部存储接口S3C6410共享存储器端口（ DRAM0）具体信号E23XciYDATAl/在I状态下，在8位模式下，像图像/视频处理GPF6素数据为YCbCr；或在16位模式 下为Y；通过

14、相机处理器A驱动（相机接口具体信）E24XM1DATA28在10状态下，可作为存储器端外部存储接口口 1DRAM高于半数据总线使用，S3C6410共享存储通过系统控制器设置器端口（ DRAM1）具E25XM1DQS3在IO状态下，存储器端口 1DRAM体信号数据选通FlXM0ADDR8/G在O状态下，存储器端口 0DRAM外部存储接口PO8地址总线S3C6410共享存储F2XM0ADDR6/G器端口（ DRAM0）具PO6体信号F3VDDARMARM1176核和缓存的内部VDD,该电源组点电压未定（TBD）（To BeDecided)F4VDDM0存储端口 0的IO VDD ；电压1.82.5

15、F22XciPCLK/GP在I状态下，像素时钟，通过相图像/视频处理F2机处理器A驱动（相机接口具体信）F23XM1DATA24在IO状态下，可作为存储器端外部存储接口F24XM1DATA25口 1DRAM高于半数据总线使用，S3C6410共享存储F25XM1DATA26通过系统控制器设置器端口（ DRAM1）具体信号G1XMOADDR1O/在0状态下，存储器端口 ODRAM外部存储接口GPO1O地址总线S3C6410共享存储G2XMOADDR11/器端口（ DRAM0）具GPO11体信号G3VDDMO存储端口 0的IO VDD ；电压电源组1.82.5G4XM0ADDR7/G在O状态下，存储

16、器端口 0DRAMPO7地址总线外部存储接口G8XM1DQM1在O状态下，存储器端口 1 DRAMS3C6410共享存储数据屏蔽器端口（ DRAM1）具G9XM1DQS1在IO状态下，存储器端口 1DRAM体信号数据选通GIOVDDM1存储端口 1的IO VDD;电压电源组1.82.5GilXmmcDATA1_在IO状态下，数据（SD/SDIO/MMC存储设备5/GHP7卡接口通道1）MMC 2通道G12XmmcDATAO_在IO状态下，数据（SD/SDIO/MMC3/GHP5卡接口通道0）G13XmmcCMDO/G在IO状态下，命令/响应PG1（SD/SDIO/MMC 卡接 口通道 1）G1

17、4Xi2cSDA在IO状态下，IIC总线数据串行通信（IIC总线具体信号）G15XIRSDBW/GP在O状态下，IrDA收发控制信号串行通信B4（关机和带宽控制）（IrDA具体信号）G16XuCTSNO/在I状态下，UART 0清除发送串行通信GPA2数据信号（UART具体信号）G17XciYDATA6/在I状态下，在8位模式下，像图像/视频处理GPF11素数据为YCbCr；或在16位模式（相机接口具体信）G18XciYDATA3/下为Y；通过相机处理器A驱动GPF8G22XciCLK/GPF在O状态下，主时钟相机处理器0AG23XM1DATA29在IO状态下，可作为存储器端外部存储器接口G2

18、4XM1DATA27口 1DRAM高于半数据总线使用，（S3C6410共享存储G25XM1DATA30通过系统p控制器设置器端口）H1VDDIH2XM0ADDR13/在O状态下，存储器端口 0DRAM外部存储接口GPO13地址总线S3C6410共享存储H3XM0ADDR15/器端口（ DRAM0）具GPO15体信号H4XM0ADDR12/GP012H7XM0ADDR4H8VSSIPG；内部逻辑接地& RM1176核和电源组缓存H9XmmcDATA1_在10状态下，数据（SD/SDIO/MMC7/GHP9卡接口通道1）H10XmmcDATA1_存储设备3/GHP5MMC 2通道HllXmmcDA

19、TA1_0/GHP2H12XspiCLK1/在IO状态下，SPI时钟作为通道串行通信GPC51SPI（2通道）H13XmmcDATAO_在IO状态下，数据（SD/SDIO/MMC存储设备1/GHP3卡接口通道0）MMC 2通道H14XspiCLKO/在IO状态下，SPI时钟作为通道串行通信GPC10SPI（2通道）H15XuCTSN1/在I状态下，UART 1清除发送串行通信GPA6数据信号（UART具体信号）H16XpwmTOUTO/在O状态下，PWM定时器输出调制解调器接口GPF14（PWM具体信号）H17XciYDATA4/在I状态下，在8位模式下，像图像/视频处理GPF9素数据为YCb

20、Cr；或在16位模式 下为Y；通过相机处理器A驱动（相机接口具体信）H18VSSPERIP;USB主设备，SDMMC，主设备I/F,LCD,PCM,外部I/F和系统控制器电源组H19XciRSTN/GPF3在0状态下，软件复位到相机处理器A驱动图像/视频处理（相机接口具体信）H22XM1DQM3在0状态下，存储器端口 1 DRAM数据屏蔽外部存储接口S3C6410共享存储器端口（DRAM1）具体信号H23XM1DATA31在10状态下，可作为存储器端 口 1DRAM高于半数据总线使用， 通过系统P控制器设置H24XM1ADDR0在0状态下，存储器端口 1DRAM地址总线H25XM1ADDR3J

21、IXM0AP/GPQ8存储器端口 ODRAM自动预充电外部存储接口S3C6410共享存储 器端口（ DRAMO）具 体信号J2XMOWEN在0状态下，存储器端口 1DRAM与入有效J3VDDARMARM1176核和缓存的内部VDD,该点电压未定（TBD）电源组J4XM0ADDR14/在0状态下，存储器端口 ODRAM外部存储接口GP014地址总线S3C6410共享存储器端口（ DRAM0）具体信号J7VSSMEM存储器端口 0和1的10接地电源组J8XM0ADDR9/G在O状态下，存储器端口 0DRAM外部存储接口PO9地址总线S3C6410共享存储器端口（DRAM0）具体信号JllCmmcC

22、LK1/G在O状态下，时钟（SD/SDIO/MMC存储设备PG0卡接口通道1）MMC 2通道J12VSSIPG；内部逻辑接地& RM1176核和缓存电源组J13VSSPERIP;USB主设备，SDMMC，主设备I/F,LCD,PCM,外部I/F和系统控制器J14XuRXD3/在I状态下，UART 3接受数据串行通信GPB2输入（UART具体信号）J15XuRXD1/GPA4在I状态下，UART 1接受数据输入J18VDDI电源组J19VDDM1存储端口 1的IO VDD;电压1.82.5J22XM1ADDR9在0状态下，存储器端口 1DRAM外部存储接口J23XM1ADDR2地址总线S3C64

23、10共享存储J24XM1ADDR1器端口（DRAM1）具J25XM1ADDR6体信号KIXM0DATA15在IO状态下，存储器端口 0DRAM低于半数据总线外部存储接口S3C6410共享存储器端口（ DRAM0）具体信号K2VDDM0存储端口 0的IO VDD ；电压1.82.5电源组K3VDDARMARM1176核和缓存的内部VDD,该点电压未定（TBD）电源组K4XM0DATA14在IO状态下，存储器端口 0DRAM低于半数据总线外部存储接口S3C6410共享存储K7XM0DQM1在O状态下，存储器端口 1 DRAM数据屏蔽器端口（DRAM0）具体信号K8VSSIPG；内部逻辑接地& RM

24、1176核和缓存电源组K18XM1ADDR7在O状态下，存储器端口 1DRAM外部存储接口K19XM1ADDR11地址总线S3C6410共享存储K22XM1ADDR13器端口（ DRAM1）具K23XM1ADDR8体信号K24XM1ADDR12K25XM1ADDR5LIXMODQMO在0状态下，存储器端口 0DRAM数据屏蔽外部存储接口S3C6410共享存储器端口（ DRAM0）具体信号L2XM0DATA13在IO状态下，存储器端口 0DRAM低于半数据总线L3XMOSMCLK/GPp1在O状态下，存储器端口 DRAM0时钟外部存储接口S3C6410共享存储器端口（DRAM0）具体信号L4XM

25、OOEN存储器端口 0 CF输出有效选通外部存储接口S3C6410共享存储 器端口（CF）具体信 号L7XM0DATA10在IO状态下，存储器端口 0共同数据线外部存储接口S3C6410共享存储器端口（DRAM0）具体信号L8XM0DATA12外部存储接口S3C6410共享存储器端口（DRAM0）具体信号L9VSSIPG；内部逻辑接地& ARM1176核和缓存电源组L17VDDIL18XM1CSN1在0状态下，存储器端口 1DRAM片选支持高达2个存储页外部存储接口S3C6410共享存储器端口（ DRAM1）具体信号L19XM1ADDR4在O状态下，存储器端口 1DRAM地址总线外部存储接口S

26、3C6410共享存储 器端口（ DRAM1）具 体信号L22XM1RASN在O状态下，存储器端口 1DRAM行地址选通L23XM1CSN0在O状态下，存储器端口 1DRAM片选支持高达2个存储页L24XM1CASN在O状态下，存储器端口 1DRAM列地址选通L25XM1ADDR15在O状态下，存储器端口 1DRAM地址总线MlVDDM0存储端口 0的IO VDD ；电压1.82.5电源组M2XM0DATA8在IO状态下,存储器端口 0共外部存储接口M3XM0DATA11同数据线S3C6410共享存储M4XM0DATA9器端口（ DRAM0）具M7XM0DATA2体信号M8XM0DATA4M9V

27、SSMEM存储器端口 0和1的10接地电源组M17XM1ADDR14在O状态下，地址总线存储器端口 1DRAM外部存储接口S3C6410共享存储M18XM1CKE0在O状态下，时钟有效存储器端口 1DRAM器端口（ DRAM1）具体信号M19XM1WEN在O状态下，存储器端口 1DRAMM22VDDIM23XM1ADDR10在O状态下，地址总线存储器端口 1DRAM外部存储接口S3C6410共享存储M24XM1CKE1在O状态下，时钟有效存储器端口 1DRAM器端口（ DRAM1）具体信号M25XhiDATA17/GPL14在IO状态下，数据总线，通过调制解压器芯片驱动调制解调器接口 主设备I

28、/F/HIS（MIPI ） /Key I/F/ATA具体信号N1XM0DATA1在IO状态下,存储器端口 0共外部存储接口N2XMODATAO同数据线S3C6410共享存储器端口（DRAMO）具N3XM0DATA3N4XM0DATA6体信号N7XMOCSNO在0状态下，存储器端口 OSROM片选支持高达两个存储页N8XM0CSN5/在O状态下，存储器端口GPO30SROM/CF片选支持高达两个存储页N9VSSIPG；内部逻辑接地& ARM1176核和电源组缓存N17XhiDATA16/在IO状态下，数据总线，通过调制解调器接口GPL13调制解压器芯片驱动主设备I/F/HISN18XhiDATA

29、14/（MIPI ） /KeyGPK14I/F/ATA具体信号N19VDDUHN22XuHDP在IO状态下，USB数据引脚调制解调器接口DATA （ + ）用作USB1.1主设备USB主设备具体信号N23XhiDATA15/在IO状态下，数据总线，通过调制解调器接口GPK15调制解压器芯片驱动主设备I/F/HISN24XhiDATA13/（MIPI ） /KeyGPK13I/F/ATA具体信号N25XhiDATA12/GPK12PlVDDIP2XM0DATA5在IO状态下，存储器端口 0共同数据线外部存储接口S3C6410共享存储器端口（DRAM0）具体信号P3XM0DATA7P4XM0CSN

30、2/GPO0在0状态下，存储器端口0SROM/OneNAND/NAND Flash 片选支持高达两个存储页外部存储接口 S3C6410共享存储 器端口（SROMC/OneNAND/NAND/DRAM0）具体信 号P7XM0CSN7/GPO5在O状态下，存储器端口 0DRAM片选支持高达两个存储页P8XM0CASN/GPQ1在O状态下，存储器端口 0DRAM列地址选通外部存储接口S3C6410共享存储器端口（DRAM0）具体信号P9VSSMEM存储器端口 0和1的IO接地电源组P17VSSIPG；内部逻辑接地& ARM1176核和缓存P18XhiDATA11/GPK11在IO状态下，数据总线，通

31、过调制解压器芯片驱动调制解调器接口主设备I/F/HISP19XhiDATA9/GPK9（MIPI ） /KeyI/F/ATA具体信号P22XUHDN在IO状态下，USB数据引脚DATA （-）用作USB1.1主设备调制解调器接口USB主设备具体信号P23XhiDATAlO/GPK10在10状态下，数据总线，通过调制解压器芯片驱动调制解调器接口 主设备I/F/HIS（MIPI ） /Key I/F/ATA具体信号P24VDDHISDMM （读卡器）的输入输出电压；电压 2.53.3电源组P25XhiDATA8/GPK8在IO状态下，数据总线，通过调制解压器芯片驱动调制解调器接口 主设备I/F/H

32、IS（MIPI ） /Key I/F/ATA具体信号R1VDDM0存储端口 0的IO VDD ；电压1.82.5电源组R2XM0CSN3/GPO1在O状态下，存储器端口0SROM/OneNAND/NAND Flash 片选支持高达两个存储页外部存储接口 S3C6410共享存储 器端口（SROMC/OneNAND/NAND/DRAM0）具体信R3XM0CSN1号R4XMOWAITN/GPP2在I状态下，存储器端口 0SROM等待外部存储接口S3C6410共享存储 器端口（SROMC ）具 体信号R7XM0INTATA/GPP8在I状态下，存储器端口 0 CF从ATAPI控制器中断请求外部存储接口

33、S3C6410共享存储 器端口（ ATA）具体 信号R8XMORDYO_ALE/GPP3在I状态下，存储器端口 00neNAND组件0准备/在0状 态下，存储器端口 0 NAND Flash 地址锁存有效R9VSSIPG；内部逻辑接地& ARM1176核和缓存电源组R17VSSPERIP;USB主设备，SDMMC，主设备I/F,LCD,PCM,外部I/F和系统控制器R18VDDALIVE带点组件的内部ADD；电压1.0R19XhiADR12/GPL12在IO状态下，数据总线，通过调制解压器芯片驱动调制解调器接口 主设备I/F/HIS（MIPI ） /Key I/F/ATA具体信号R22XhiD

34、ATA5/GPK5R23XhiDATA4/GPK4R24XhiDATA6/GPK6R25XhiDATA7/GPK7T1XMOSCLK/在0状态下，ODRAM时钟外部存储接口GPQ2S3C6410共享存储T2XM0CSN6/在O状态下，存储器端口 0DRAM器端口（DRAM0）具GPO4片选支持高达两个存储页体信号T3XM0CSN4/在O状态下，存储器端口外部存储接口GPO20SROM/CF片选支持高达两个存S3C6410共享存储储页器端口T4XM0DQS0/在O状态下，存储器端口 0SROM(SROMC/OneNAND/NGPQ5片选支持高达两个存储页AND/DRAM0）具体信号T7XEFFV

35、DDT8VSSMPLLMPLL核接地电源组T18XhiADR7/GP在I状态下，地址总线，通过调.调制解调器接口L7制解压器芯片驱动主设备I/F/HIST19XhiADR9/GP(MIPI ) /KeyL9I/F/ATA具体信号T22XhiDATAl/GPK1在IO状态下，数据总线，通过调制解压器芯片驱动调制解调器接口主设备I/F/HIST23XhiDATA2/G（MIPI ） /KeyPK2I/F/ATA具体信号T24XhiDATA3/GPK3T25XhiDATA7/GPK7U1XMOSCLKN/在0状态下，存储器端口 0DRAM外部存储接口GPQ3反转时钟的XmOSCLKS3C6410共享

36、存储U2XM0RASN/在O状态下，存储器端口 0DRAM器端口（DRAM0）具GPQ0行地址选通体信号U3XM0WENDMC/在O状态下，存储器端口 0 CFGPQ7写入有效选通U4XMOINTSM1_FREN/GPP6U7XM0CDATA/在I状态下，存储器端口 0 CF外部存储接口GPP14卡检测S3C6410共享存储器端口（ ATA）具体信号U8VSSMEM存储器端口 0和1的IO接地电源组U11VSSPERIP;USB主设备，SDMMC，主设备I/F,LCD,PCM,外部I/F和系统控制器U12VSSPERIU13VSSIPG；内部逻辑接地& RM1176核和缓存U14VSSPERI

37、P;USB主设备，SDMMC，主设备I/F,LCD,PCM,外部I/F和系统控制器U15VDDALIVE带点组件的内部ADD；电压1.0U18XhiADR2/GPL2在I状态下，地址总线，通过调制解压器芯片驱动调制解调器接口 主设备I/F/HIS（MIPI ） /Key I/F/ATA具体信号U19XhiADR0/GPL0U22XhiADR4/GPL4U23XhiADR11/GPL11U24XhiADR10/GPL10U25XhiADR8/GPL8VIVDDMO存储端口 0的IO VDD ；电压1.82.5电源组V2XMODQS1/GPQ6在IO状态下，存储器端口 0DRAM数据选通外部存储接

38、口S3C6410共享存储器端口（DRAM0）具体信号V3XMOCKE/GPQ4在O状态下，存储器端口 0DRAM时钟有效V4XMOWEATA/GPP12在O状态下，存储器端口 0 CF写入有效选通外部存储接口S3C6410共享存储 器端口（ ATA）具体 信号V7VSEPLLEPLL核接地电源组V8XOM3在I状态下，操作模式选择系统管理器MISC具体信号V9XnRESET在I状态下，XnRESET暂停任何 操作在处理和取代S3C6410到 一个已知的复位状态。对于复 位，XnRESET必须保持L电平 至少四个FCLK，在处理器功率 稳定下来之后系统管理器复位具体信号V10XEINT1/GPN

39、1在I状态下，外部中断并行通信外部中断具体信号V11XEINT6/GPN6V12XEINT12/GPN12V13XVVD3/GPI3V14XVVD8/GPI8V15XVVD12/GPI12V16XVVD16/GPJ0V17VSSPERIP;USB主设备，SDMMC，主设备电源组I/F,LCD,PCM,外部I/F和系统控制器V18XhiCSN_MAI在I状态下，片选作为主LCD调制解调器接口N/GPM1旁路，通过调制解调器芯片驱主设备I/F/HIS动（MIPI ） /KeyI/F/ATA具体信号V19XVVCLK/GPJ11V22XhiOEN/在I状态下，读使能，通过调制调制解调器接口GPM4解

40、调器芯片驱动主设备I/F/HISV23XhiADR6/GP在I状态下，地址总线，通过调（MIPI ） /KeyL6制解压器芯片驱动I/F/ATA具体信号V24VDDHISDMM （读卡器）的输入输出电压；电压 2.53.3电源组V25XhiADR5/GPL5在I状态下，地址总线，通过调制解压器芯片驱动调制解调器接口 主设备I/F/HIS（MIPI ） /Key I/F/ATA具体信号W1VDDIW2XMORDY1_CLE/GPP4在I状态下，存储器端口 OOneNAND组件1准备/在0状 态下，存储器端口 0 NAND Flash 命令锁存有效外部存储接口S3C6410共享存储 器端口（NAN

41、D）具体 信号W3XMORESETATA/GPP9在O状态下，存储器端口 0 CF卡复位外部存储接口S3C6410共享存储 器端口（ ATA）具体 信号W4VSSAPLLAPLL核接地电源组W8VSSMEM存储器端口 0和1的IO接地W9XOM1在I状态下，操作模式选择系统管理器MISC具体信号W10VDDALIVE带点组件的内部ADD；电压1.0电源组WilXEXTCLK在I状态下，外部时钟源系统管理器时钟具体信号W12XEINT8/GPN8在I状态下，外部中断并行通信外部中断具体信号W13XEINT14/GPN14W14XVVD1/GPI1W15XVVD6/GPI6W16XVVD11/GP

42、I11W17XVVD14/GPI14W18XVVD22/GPJ6W22XVVSYNC/GPJ9W23XhiADR3/GPL3在I状态下，地址总线，通过调制解压器芯片驱动调制解调器接口 主设备I/F/HIS（MIPI ） /Key I/F/ATA具体信号W24XhiADR1/GPL1W25XhiIRQN/GPM5Y1XMORPN_RNB/GPP7Y2XM0ADRVALID/GPP0Y3XMOINTSMO_FWEN/GPP5Y4XpllEFILTER环路滤波器电容器显示器控制（PLL具体信号描述）Y22XVVD18/GPJ2Y23XhiWEN/GPM3在I状态下，写入使能，通过调制解调器芯片驱动调

43、制解调器接口 主设备I/F/HIS（MIPI ） /Key I/F/ATA具体信号Y24XhiCSN_SUB/GPM2在I状态下，片选作为子LCD旁路，通过调制解调器芯片驱动调制解调器接口 主设备I/F/HIS（MIPI ） /Key I/F/ATA具体信号Y25VDDIAA1VDDAPLLAA2XMOINPACKATA/GPP1O在I状态下，存储器端口 0 CF输入确认在I/O模式外部存储接口S3C6410共享存储 器端口（ ATA）具体 信号AA3XM0REGATA/GPP11在0状态下，存储器端口 0 CF从CF卡中断请求AA23XhiCSN/GPM0在I状态下，片选，通过调制解调器芯片

44、驱动调制解调器接口 主设备I/F/HIS（MIPI ） /Key I/F/ATA具体信号AA24XVDEN/GPJ10AA25XVHSYNC/G叮8AB1VDDEPLLEPLL 核的 ADD； TBD电源组AB2VDDMPLLMPLL （除USB的时钟源）核的ADD；TBDAB3XM0OEATA/GPP13在O状态下，存储器端口 0 CF输出有效选通外部存储接口S3C6410共享存储器端口（ ATA）具体信号AB6VSSMEM存储器端口 0和1的IO接地电源组AB7VSSOTGUSB,QYG,PHY 的接地AB8VSSOTGIUSB,QYG,PHY的内部接地AB9XrtcXT1在I状态下,RT

45、C32kHz晶体输入系统管理器时钟具体信号AB10XjTRSTN在I状态下，XjTRSTn（TAP控制 器复位）在开始复位TAP控制 器。如果使用调试器，一个10k Q上拉电阻必须被连通。如果不使 用调试器，XjTRSTn引脚必须 在L或低又小脉冲系统管理器JTAG具体信号AB11XjTCK在I状态下，XjTCK （TAP控制器 时钟）提供JTAG逻辑的时钟输 入。一个10kQ的下拉电阻必须 被连接到TMS引脚AB12XjTD1在I状态下，XjTDI （TAP控制 器数据输入）是测试指令和数据 的串行输入。一个10k的上拉 电阻必须连接到TDI引脚AB13XjDBGSEL在I状态下，JTAG选

46、择。1：外设 JTAG, 0： ARM1176JZF-S 核心 JTAGAB14XXT027在0状态下，显示器模式27MHz晶体输出系统管理器时钟具体信号AB15XXTI27在I状态下，显示器模式27MHz晶体输入AB16XSELNAND在I状态下，选择Flash存储 器。1： OneNAND，1： NAND系统管理器MISC具体信号AB17XEINT3/GPN3在I状态下，外部中断调制解调器接口 主设备I/F/HIS（MIPI ） /Key I/F/ATA具体信号AB18XEINT10/GPN10AB19VDDALIVEAB20XVVD5/GPI5AB23XVVD23/GPJ7AB24XVV

47、D21/GPJ5AB25XVVD20/GPJ4AC1XadcAINO在模拟输入状态（AI）下，ADC模拟输入显示控制器（ADC具体信号）AC2XadcAIN1AC3XadcAIN7AC4VDDADCADC的IO的ADD；电压3.3电源组AC5VSSDACDAC核接地AC6XdacOUTO在模拟输出状态（AO）下，DAC模拟输出显示器控制（2通道DAC具体信号）AC7XdacCOMP在模拟输入状态（AI）下，外部电容器连接AC8XusbREXT在10状态下，外部3.4KQ（+/T% ）电阻连接串行通信（USB.OTG具体信号）AC9VDDOTGEPLL （全数字锁相环）核的ADD；电压3.3电源

48、组AC10VDDOTG1USB .OTG . PHY 的 VDD;电压 1.0AC11VDDRTCRTC的逻辑和10的ADD；电压2.5AC12XjTDO在0状态下，XjTDO （TAP控制 器数据输出）测试指令和数据的 串行输入。它可能通过GPIO电 阻控制下拉系统管理器（JTAG具体信号）AC13XOM2在I状态下，操作模式选择系统管理器（MISC具体信号）AC14VSSPERIP;USB主设备，SDMMC，主设备I/F,LCD,PCM,外部I/F和系统控电源组制器AC15VDDSYS外部的 I/F 的 IO VDD （UART ,IIC，相机I/F, USB主设备等）；电压3.3AC16XXTI在I状态下，内部振荡器电路晶体输入系统管理器时钟具体信号AC17XXTO在0状态下，内部振荡器电路晶体输出系统管理器时钟具体信号AC18XEIN