计算机组成原理作业答案市公开课金奖市赛课一等奖课件

1、CPU结构和功效第 八 章第1页作业题：2，7，8，11，12，17，18，23，24，25，26，27第2页 2. 什么是指令周期？指令周期是否有一个固定值？为何？ 解：指令周期是指一条指令从开始取指令直到指令执行完这段时间。 因为计算机中各种指令执行所需时间差异很大，所以为了提升CPU运行效率，即使在同时控制机器中，不一样指令指令周期长度都是不一致，也就是说指令周期对于不一样指令来说不是一个固定值。 讨论：指令周期长度不一致根本原因在于设计者，为了提升CPU运行效率而这么安排，与指令功效不一样及指令实际执行时间不一样没有什么必定关系。第3页7. 答案见书本第346页系统并行性。粗粒度并行和

2、细粒度并行区分。8.答案见书本第346-347页指令流水，二级流水示意图见书本图8.14。第4页11.解：(1) 流水线时钟周期应取完成各步操作时间中最大即90ns(2) 若相邻指令发生数据相关，则第2条指令ID应在第1条指令WR之后，即应该推迟两个时钟周期:90ns*2=180ns(3) 可采取定向技术，又称为旁路技术。(P351)第5页12.解：由题意可知，时钟周期应取10ns，即t=10ns, 指令条数n=12，指令流水段数m=5，于是得，采取流水线需时间 T=m*t+(n-1) t=(m+n-1) t =(5+12-1) *10ns=160ns 等效非流水线需时间 T =12*(10+

3、8+10+10+7)ns=540ns故加速比为 SP = T /T=540ns/160ns=3.375实际吞吐率为 TP =n/T=12/160ns=7.5*107 条指令/秒第6页 17. 在中止系统中，INTR、INT、EINT这三个触发器各有何作用？ 解：INTR中止请求触发器，用来登记中止源发出随机性中止请求信号，方便为CPU查询中止及中止排队判优线路提供稳定中止请求信号； EINT中止允许触发器，CPU中中止总开关。当EINT=1时，表示允许中止（开中止），当EINT=0时，表示禁止中止（关中止）。其状态可由开、关中止等指令设置； INT中止标识触发器，控制器时序系统中周期状态分配电

4、路一部分，表示中止周期标识。当INT=1时，进入中止周期，执行中止隐指令操作。第7页讨论： 回答时首先应给出该触发器汉字名称，然后说明其主要作用。 当进入中止周期时，INT=1；（INT=1时，进入中止周期） INT与EINT配合使用以实现关中止功效，即INT=1，反相后使EINT=0；（关中止并不是INT主要功效，进入中止周期后要执行中止隐指令全部三个功效） INT表示自愿中止，完成系统调用；（尽管INT触发器英文缩写与INT指令助记符完全相同，但它们一个是硬件设置，一个是软中止指令，其作用完全不一样）第8页 INT标识当前是否正在运行中止程序；（INT标识在运行中止程序时已不存在） INT

5、表示处于中止状态中；（INT并不是在整个中止过程中都存在） INT判断中止过程中是否接收其它中止请求，INT=0时，开中止，允许中止嵌套；（INT标识与中止嵌套技术没有任何关系。它不能表示出中止过程中是否接收其它中止请求，INT=0也不表示开中止） EINT判断CPU是否响应中止请求；（CPU依据EINT状态决定是否响应中止请求）第9页 当CPU响应中止时，EINT置1；（当EINT=1时，允许CPU响应中止） EINT确保CPU响应中止后，不受新中止干扰；（CPU响应中止在先，进入中止周期后才使EINT=0，仅在单重中止时，整个中止过程保持EINT=0，不接收新中止请求） EINT表示中止隐

6、指令，INT起关中止作用；（把EINT和INT作用搞反了） INTR=1，判断哪个中止源有请求；（INTR对中止源请求进行登记，当INTR=1时，表示有请求）第10页18.答案见于书本第363页中止隐指令及其功效23. 答案见于书本第364页保护现场任务及其实现第11页 24. 现有A、B、C、D四个中止源，其优先级由高向低按ABCD次序排列。若中止服务程序执行时间为20s，请依据下列图所表示时间轴给出中止源请求中止时刻，画出CPU执行程序轨迹。 解： CPU执行程序轨迹图以下： A服务 B服务 C服务 D服务现行程序 0 10 20 30 40 50 60 70 80 90 100 110

7、120 130 140 150 t(s) B与C请求 D请求 B请求 A请求 这是一个多重中止程序运行轨迹，图中忽略了中止响应时间。第12页 25. 设某机有五个中止源L0、L1、L2、 L3、L4，按中止响应优先次序由高向低排序为L0L1 L2 L3 L4，现要求中止处理次序改为L1L4 L2 L0 L3，依据下面格式，写出各中止源屏蔽字。 解：各中止源屏蔽状态见下表： 中 断 源 屏 蔽 字 0 1 2 3 4 L0 L1 L2 L3 L4 1 0 0 1 0 1 1 1 1 1 1 0 1 1 0 0 0 0 1 0 1 0 1 1 1第13页 表中：设屏蔽位=1表示屏蔽，屏蔽位=0表示

8、中止开放。 为了使全部中止都能得到及时响应，现行程序中止屏蔽字普通设为全开放（全0）状态。 讨论：按照修改过优先次序，当五个中止请求信号同时到来时，CPU中止处理过程以下列图： 图中括号内为各程序屏蔽码。 注意：中止屏蔽码判优作用表达在对低级中止请求屏蔽上，对于多个同时到来高级中止请求信号之间则只有开放作用，没有判优作用。此时还需依赖硬件排队线路完成深入判优。第14页现行程序（00000）五级中止请求同时到来。L0中止服务（10010）保留现场 开中止L1中止服务（11111）执行一条指令中止返回L2中止服务（10110）中止返回L4中止服务 （10111）中止返回关中止恢复现场执行一条指令

9、L3中止服务（00010）中止返回中止返回第15页中止处理过程示意图（画法二：时空图表示） L4服务 L3服务 L2服务 L1服务 L0服务现行程序 L0 、 L1 、 L2 、 L3 、 L4 同时请求t程序第16页 26. 设某机配有A、B、C三台设备，其优先级按ABC降序排列，为改变中止处理次序，它们中止屏蔽字设置以下： 设备 屏蔽字 A 1 1 1 B 0 1 0 C 0 1 1 请按下列图所表示时间轴给出设备请求中止时刻，画出CPU执行程序轨迹。设A、B、C中止服务程序执行时间均为20s。第17页解： CPU执行程序轨迹图以下： 主要注意问题：1）轨迹连续性；2）程序转出、返回轨迹及时刻； 3）现行程序在坐标系中位置。 0 10 20 30 40 50 60 70 80 90 t(s) A请求 B请求 C请求 这是一个多重中止程序运行轨迹，图中忽略了中止响应时间。 A服务 B服务 C服务现行程序第18页讨论：当从B中止转到C中止时，不返回现行程序，下述程序运行轨迹是错误： A服务 B服务 C服务现行程序 0 10 20 30 40 50 60 70 80 90 t(s) A请求 B请求 C请求 注意现行程序运行轨迹在横坐标上，即此程序运行轨迹是相对于现行程序而言。第19页 27. 设某机