基於数字IC测试机架构详细讲解测试理论 繁体中文版

1、目 錄 TOC o 1-3 積體電路測試機發展史簡介 PAGEREF _Toc521146653 h 3測試的專業術語簡介 PAGEREF _Toc521146654 h 5晶片測試中的一些專業術語 PAGEREF _Toc521146655 h 5測試中硬體的一些專業術語 PAGEREF _Toc521146657 h 5測試系統中的一些專業術語 PAGEREF _Toc521146659 h 6測試參數中的一些專業術語 PAGEREF _Toc521146663 h 7測試設備的一般結構 PAGEREF _Toc521146664 h 9FUNCTIONAL測試原理 PAGEREF _To

2、c521146665 h 11功能測試簡介 PAGEREF _Toc521146666 h 11Test Vector PAGEREF _Toc521146667 h 12Input Signal Format PAGEREF _Toc521146668 h 13Input Signal Creation PAGEREF _Toc521146669 h 14Output Signal Testing PAGEREF _Toc521146670 h 15一些基本參數的測試原理 PAGEREF _Toc521146671 h 16Open/Short Test PAGEREF _Toc521146

3、672 h 16IDD TEST PAGEREF _Toc521146673 h 19VOL/IOL VOH/IOH TEST PAGEREF _Toc521146674 h 20Input Current (IIL/IIH) PAGEREF _Toc521146675 h 21附錄 PAGEREF _Toc521146676 h 22Test Development Steps PAGEREF _Toc521146677 h 22積體電路測試機發展史簡介當今的電子測試業界，分為兩大部分，一是PCB組裝測試，一是積體電路測試，如下圖所示： ICT（In Circuit Tester）/AMD

4、PCB組裝測試 ATE（Auto Test Equipment）電子測試 測試 Function Test WAT Digital test IC測試 Function Mixed test Analog test隨著PCB組裝大規模生產線的出現，使得傳統的測試觀念發生變化，希望PCB上的問題能在成品前的幾道工序就能及時發現並修復，於是從80年代開始，出現了光板測試儀和線上測試儀（ICT & ATE），並導入生產制程，使PCB的成品率大大提升。1958年德州儀器公司（TI）研製發明了世界第一塊積體電路7400（與非門邏輯電路）以來，便誕生了世界上第一臺積體電路測試機，專用於測試自己產品的IN

5、HOUSE TESTER。同樣，世界上第一顆模擬（Analog）積體電路是Fairchild公司的運算放大器741，同時，便誕生了世界上第一臺模擬積體電路測試機。積體電路測試機已經走過了第一代、第二代，目前正處於第三代的早期，其中每一代測試機的特點及其代表廠家如表一所示：表一：項專案硬體特點軟體特點代表機型第一代ECL電路，體積龐大Minicomputer,文字介面SENTRY 7SENTRY 10第二代ASIC，體積較大工作站，UNIX操作系統SCHLUMBERGERTRILLIUM等第三代ASIC，FPGA，標準化，模組化，體積很小WINDOWS操作系統，易學易用，向智能化發展TERADY

6、NE J750等 1970年，Fairchild公司推出了世界上第一代成功的商業化的數字積體電路測試機Sentry 7，它採用24位BUS，ECL電路，2MHz的minicomputer，體積龐大，主要性能為：DATA RATE為10MHz，最大測試通道為60PIN；直到1990年為止，先後推出S-10，S-20，S-21等型號，在1970年到1990年這二十年期間，Sentry機器憑藉其優良的性能，在測試業界獨嶺風騷，無任何競爭手。隨著386CPU的出現，積體電路的集成度和工作頻率大幅度提高，誕生了第二代積體電路測試機，主要特點為：測試機硬體系統開始採用ASIC，軟體系統則引入工作站，用UN

7、IX操作系統。其代表性的機器有法國的SCHLUMBERGER以及TRILLIUM。Sentry公司賣給SCHLUMBERGER後，便推出第二代產品S15及S50，而Sentry公司的部分員工成立TRILLIUM公司，推出50MHz、256PIN的數字測試機，贏得較大的市場，SCHLUMBERGER推出S15、S50失敗後，推出先進的ITS9000系統，此系統在軟體和硬體上均代表當時的最高水準，軟體採用高級的圖形介面，測試程式採用模組化結構，硬體系統採用SEQUENCE PER PIN結構（每一PIN均有獨立的PMU，TG，VIH，VIL，VOH，VOL及SEQUENCE），此時ITS9000機

8、器獨霸市場，TRILLIUM不得已賣給CREDENCE，CREDENCE推出SC212系統，它在軟體方面引進ITS9000的優點，在硬體方面採用CMOS電路，向小型化發展，此系統推出後，打敗了眾多大系統機台。隨著個人電腦及WINDOWS操作系統的廣泛普及，如今，出現了第三代數字積體電路測試機，並具備如下特點：採用廣泛普及的PC機及WINDOWS操作系統，易學易用，並向智能化發展，硬體系統向小型化、模組化、標準化發展。其代表機器有TERADYNE的J750，用於工程驗證的HILEVEL、IMS。第三代測試機的出現，使得測試機的購買成本及維護成本大大降低，廠家只需購買自己需要的模組部分，而不必花過

9、多的錢去買自己用不到的部分，並且，測試機也能隨時擴充新的功能。綜上，積體電路測試機基本上沿著小型化、模組化、智能化方向發展。 測試的專業術語簡介晶片測試中的一些專業術語Wafer Test是指在晶片還是Wafer狀態下，將其進行好壞分離的測試，這是所有晶片測試中最先進行的。也可稱為Wafer Sort。Package Test是指將Wafer上的晶片進行切割、封裝，然後再進行測試。其目的是為保證封裝過程的正確，並再次驗證晶片是否符合系統設計的要求。也可稱為Final Test。Pre/Post Burn-in (option)是指將晶片放入烘箱進行烘烤，其目的是將晶片進行老化，然後再進行測試。

10、由此可保證晶片在一定的時間內性能的穩定。Quality Assurance Test是指在Final Test後選取一定數量的晶片進行QA測試，來驗證Final Test的正確性。一般來說QA Test的規格會比Final Test松，但測試專案會多。Final Vision Inspection是指在產品送出去之前的外觀目視檢察。它主要檢察Marking是否清晰、引腳之間的間距和高低是否符合標準。Failure Analysis是指對測試不通過的晶片進行錯誤分析，然後根據結果考慮是否改進制程或測試程式。測試中硬體的一些專業術語Load Board是機台同DUT Board或直接同晶片(無DU

11、T Board)連接的通道。其主要用途是將測試機台的資源(電流、電壓、頻率等)傳給DUT Board或直接傳給晶片。DUT BoardDUT是Device Under Test的縮寫，其主要是一個轉接板，是將機台通過Load Board傳過來得資源再轉傳給晶片。Relay是速度極快的繼電器，主要實現讓晶片在不同週邊電路之間切換。測試系統中的一些專業術語Pin Electronics是在測試頭中將輸入信號傳給DUT或從DUT中抓到輸出信號的電路。同時也可稱為PE Cards或I/O Cards。Drivers是在PE Cards中用於提供給DUT邏輯0、1電平的電路。Signal Format是

12、由PE Cards的驅動電路所提供的輸入信號的波形。Comparators是在PE Cards中用於從DUT中抓到邏輯0、1電平的電路。Output Sampling是將輸出的電壓值與定義的邏輯電平的0、1值比較，判斷是 否通過。Output Mask是在功能測試過程中決定測試通道的輸出比較是否打開。Dynamic Loading是指在PE Cards的電路中可加載變化的正負電流，這些動態電流的加載可作為DUT輸出引腳的IOL和IOH ，並且些電流的大小可由過程控制。VREF是Dynamic Loading的參考電壓。並控制電流IOL和IOH (詳情請參見圖 X)。PMU是Precision

13、Measurement Unit / Parametric Measurement Unit的縮寫，它具有提供電壓測電流和提供電流測電壓的功能。Clamp是測試系統在硬體上對電流和電壓值的限制，這對測試人員、測試機台和晶片起保護作用。Positive Current / Sink是指從機台流入晶片的電流。Negative Current / Source是指從晶片流入機台的電流。DPS是Device Power Supply的縮寫，其主要作用給晶片提供大電流和高電壓。我們一般將其和晶片的VDD相連。RVS是Reference Voltage Supply的縮寫，它主要向PE Cards的驅動和

14、比較電路提供邏輯的0、1電平。Test Cycle是指執行一行測試向量所需的時間，也可稱為Period。Test Vectors是同功能測試相配合，定義晶片引腳不同時刻的狀態。它有輸入、輸出兩種狀態，我們根據測試向量給某些引腳灌入輸入信號，並在某些引腳比較輸出波形，由此來判斷功能測試的通過與否。其也可稱為Test Pattern。Vector Memory用於存儲測試向量的高速記憶體。也可稱為Pattern Memory。Tester Channel是指在PE Cards中的向DUT引腳傳遞電壓、電流和時序的電路。也可稱為Test Pin。Tester Per Pin是指每個測試通道都是一個小

15、的測試系統，每個引腳都有一套獨立的資源(時序、PMU等).。測試參數中的一些專業術語VCC是指對於TTL晶片的驅動電壓。ICC是指對於TTL晶片的驅動電流。VDD是指對於MOS晶片的驅動電壓。IDD是指對於MOS晶片的驅動電流。VIH是 Voltage Input High的縮寫，它根據晶片的操作電壓不同而有不同的最低電壓的限制。VIL是Voltage Input Low的縮寫，它根據晶片的操作電壓不同而有不同的最高電壓的限制。IIH是Input Leakage High的縮寫，它定義為當輸入引腳加邏輯高電平時，該輸入引腳所允許的最大灌電流。IIL是Input Leakage Low的縮寫，它

16、定義為當輸入引腳加邏輯低電平時，該輸入引腳所允許的最大漏電流。VOH是Voltage Output High的縮寫，它根據晶片的操作電壓不同而有不同的最低電壓的限制。VOL是Voltage Output Low的縮寫，它根據晶片的操作電壓不同而有不同的最高電壓的限制。IOH是Current Output High的縮寫，它定義為當輸出引腳輸出邏輯高電平時，該輸出引腳的驅動電流的大小。IOL是Current Output Low的縮寫，它定義為當輸出引腳輸出邏輯低電平時，該輸出引腳的灌電流的大小。IOZH是Output High Impedance Leakage Current High的縮寫

17、，它定義為當輸出引腳為邏輯高電平並且處於高阻狀態時，該輸出引腳的所允許經過的最大電流。IOZL是Output High Impedance Leakage Current Low的縮寫，它定義為當輸出引腳為邏輯低電平並且處於高阻狀態時，該輸出引腳的所允許經過的最大電流。測試設備的一般結構圖(1)如圖(1)是數字測試系統的經典架構。許多新的測試系統可能會包含有更多的硬體，但還是以上圖為基本架構。Test System Controller CPU是整個測試系統的核心，它控制測試系統的工作和數據的流向，通過系統的I/O口將數據傳到外部的PC上，或從外部的PC上獲取命令。外部PC只是一個系統平臺起存

18、儲與顯示的作用。所以會有些機台只有外部的Monitor而無外部PC。在測試機台的DC部分由System Power Supply、DUT and Reference Power Supply和PMU等組成。System Power Supply是提供整個測試系統的電源，機台對於電壓的穩定性要求極高，一般在測試機台中佔有最大的體積。Device Power supply主要提供晶片VDD/VCC。Reference Voltage Supply提供給晶片參考電壓(VIL/VIH，VOH/VOL)。PMU是進行DC參數量測的單元。在測試機台中還有Pattern Memory是用於存儲測試向量的。一

19、般的測試向量分為並行向量和線性向量。並行向量就是一根Device Pin對應向量的一列的向量結構；而線性向量是為提高測試的覆蓋度，在晶片的設計過程中加入某些CELL就可用串行向量來測試某些用並行向量無法測試的專案。在測試機台的AC部分由Timeset Memory、Formatting Memory和Masking Memory組成，其主要作用是將測試向量中的輸入部分根據測試程式的要求產生相應的輸入波形，同時也根據測試程式的要求在相應的時間點去比較輸出波形。測試機台的另一重要部分是測試頭，它是測試機台與晶片之間的通道，其主要由PE Card組成(PE Card的結構見圖(2)。圖(2)由上圖可

20、見PE Card由輸入、輸出和動態負載三部分組成，其中輸入部分是給晶片提供VIL/VIH的電平；輸出部分是將晶片的輸出電平與VOH/VOL進行比較；圖(2)的動態負載分為兩部分，一種是通過加載IOL/IOH電流將輸出電壓與設定的VOH/VOL比較；另一種是將輸出電流與設定的IHIGH/ILOW進行比較。比較電流的功能一般只有在高檔機台中才會有。另外在測試頭的附近有Test Box/Bin Box，它包括Start和Reset等按鍵，並且能夠顯示晶片Pass/Fail的結果。FUNCTIONAL測試原理功能測試簡介功能性測試主要是驗證邏輯功能。在主程序的功能測試部分中包括測試向量和相關的測試命令

21、。其中測試向量在輸入時向晶片提供邏輯狀態，在輸出時比較晶片的邏輯狀態。在程式中的測試命令是用來控制硬體產生相應的電壓、波形和時序。圖(3)在功能測試過程中，測試系統以週期為單位將輸入數據提供給晶片並比較輸出數據。如果輸出數據與默認的邏輯狀態(測試向量的值)、電壓和波形不同，則我們認為該功能測試不通過。Test Vector Test Vector也可稱為test pattern或truth table。測試向量是晶片根據設計要求而所因具有輸入輸出值的集合。一般用0/1來表示輸入低/高電平，L/H/Z來表示輸出低/高/高阻狀態，X表示即無輸入又無輸出。並且我們可根據不同的測試系統使用不同的字元來

22、代表不同的含義。測試向量按在測試程式中出現的位置順序存儲在向量存儲單元中，測試向量的一行表示一個測試週期。向量存儲單元中的輸入數據經過機台的轉換變成相應的輸入波形，經過PE Cards傳給晶片。晶片的輸出波形通過PE Cards傳給機台，再由機台轉變成向量，與原先存儲在向量存儲單元中的輸出數據進行比較。測試向量一般由設計者將仿真時的數據經過適當的轉換得到，不同的機台對向量的格式有不同的要求。測試向量的總長度不可超過測試機台向量存儲單元的深度。以下是一段測試向量(SC212)：INPUTI/OOUTPUT1001000001010101001HLHLHLHHHLHL 100100HHHHLLHL

23、HLHHHLHHLHHLHH100100HHHLLLHLHLHHLHLHLHLHL H100110ZZZZZZZZZZZLHLHLHLHLHLH100110LLHLLHLHLHHHHLHLHHLHHL.dont care 0drive 01drive 1Hcompare 1Lcompare 0Xdont care Zcompare tri-stateInput Signal Format信號的波形是測試向量的重要組成部分，它保證所有的AC參數按SPEC.的要求進行測試。信號波形和向量數據、上升/下降沿的位置、輸入電壓值組合成輸入信號波形。常見的信號波形如下圖：圖(4)NRZ是Non Retur

24、n To Zero的縮寫，它不受Edge timing的控制，NRZ波形只有在每個週期的開始才會變化。DNRZ是Delayed Non Return To Zero的縮寫，DNRZ是NRZ延時一段時間的波形，它延遲的時間由Edge timing的控制。RZ是Return To Zero的縮寫，當向量數據是1時產生一個正脈衝，而向量數據是0時不產生脈衝(波形一直為低)。RZ的波形有一個上升沿和一個下降沿，它們的位置可由Edge timing的控制。RO是Return To One的縮寫，當向量數據是0時產生一個負脈衝，而向量數據是1時不產生脈衝(波形一直為高)。RO波形上升沿和下降沿的位置可由E

25、dge timing的控制。SBC是Surround By Compliment的縮寫，當向量數據是0時產生一個負脈衝，當向量數據是1時產生一個正脈衝。我們可以認為該波形是由RO和RZ迭加形成的，它的上升沿和下降沿的位置可由Edge timing的控制。Input Signal Creation輸入信號波形需要將測試系統中許多部分的數據綜合起來產生，其實在測試頭上看到的波形是由向量數據、Edge Placement Timing、基本信號波形和VIL/VIH的值組合而成。如下圖所示：圖(5)所有的輸入引腳都要有相應的輸入波形。時鐘信號的波形一般用RZ或RO來營造，像CS(Chip Select

26、)和READ這種高電平有效的信號用RZ來營造，而像CS/(Chip Select Bar)和OE/(Output Enable Bar)這種低電平有效的信號用RO來營造；數據信號一般數據不定而且有Setup Time和Hold Time的要求所以用SBC來營造。其他信號一般用NRZ和DNRZ來營造。Output Signal Testing 輸出比較實際是由Test vector data(期望晶片輸出的邏輯狀態)、Output strobe timing(決定在測試週期中何時採樣)、VOL/VOH(期望晶片輸出的電壓值)、IOL/IOH(期望晶片輸出的電流值)四部分組成。如下圖所示：圖(6)

27、在輸出比較時，測試機台根據Strobe timing在相應的時間讀取輸出引腳上的電壓值。如果期望輸出低電平那麼晶片的輸出必須比設定的VOL低，如果期望輸出高電平那麼晶片的輸出必須比設定的VOH高。並且我們可利用Output Masking來選擇哪些需要進行輸出比較哪些不需要，由此可形成靈活的輸出比較。一些基本參數的測試原理Open/Short TestOpen/Short的測試原理是測試對VDD或VSS的保護兩極管。一般我們有兩種方法，一種是用PMU灌入電流測電壓，另一種是用Function測試的方法用動態負載加載IOL/IOH電流比較電壓。前一種方法每測一根引腳需要10ms，後一種方法一共需

28、要50ms左右。由此可見在引腳數較多的情況下後一種方法有明顯的優勢。圖(7)上圖是用PMU測Open/Short。它通過PMU提供100uA的電流來驗證每個引腳對VDD的保護兩極管的好壞。如圖(3)我們可把VOH/VOL設成。如果測出的電壓大於VOH(1.5V)，那麼該引腳是Open fail。如果測出的電壓小於VOL(0.2V)，那麼該引腳是Short fail。圖(8)上圖也是用PMU測Open/Short。它通過PMU提供-100uA的電流來驗證每個引腳對VSS的保護兩極管的好壞。如圖(3)我們可把VOH/VOL設成。如果測出的電壓大於VOH(-0.2V)，那麼該引腳是Short fai

29、l。如果測出的電壓小於VOL(-1.5V)，那麼該引腳是Open fail。圖(9)上圖是用跑Pattern的方法測Open/Short。首先將所有的Power Pin接地(VDD=0)設VREF=-2V ( VREF是Dynamic Loading的參考電壓。並控制電流IOL和IOH)，加上動態負載IOL/IOH各100uA，再逐次將每根引腳的輸出電壓與VOH(-0.2V)/VOL(-1.0V)比較。如果測出的電壓大於VOH，那麼該引腳是Short fail。如果測出的電壓小於VOL，那麼該引腳是Open fail。測試所需用到的Pattern可參考如下格式：GFFFFFFFF/*測試第一根引腳的保護兩極管*/FGFFFFFFF/*測試第二根引腳的保護兩極管*/FFGFFFFFF。FFFGFFFFF。FFFFFGFFF。FFFFFFGFF。FFFFFFFGF。FFFFFFFFG/*測試第八根引腳的保護兩極管*/其中G的含義是無論INPUT、OUTPUT、I/O PIN均可DRIVE 0； F的含義是無論INPUT、OUTPUT、I/O PIN均可比較。IDD TESTIDD是測量晶片處在不同狀態下流出VDD或流入VSS(當有幾個DPS供電)的電流。一般我們將IDD電流分成Static、Dynamic二種。其中我們將IDD Static Curren