集成电路工艺之化学气相淀积

1、集成电路工艺之化学气相淀积第1页，共93页，2022年，5月20日，14点33分，星期四MSI时代nMOS晶体管的各层膜p+ silicon substratep- epi layer场氧化层n+n+p+p+n-wellILD氧化硅垫氧化层氧化硅氮化硅顶层栅氧化层侧墙氧化层金属前氧化层Poly金属多晶金属第2页，共93页，2022年，5月20日，14点33分，星期四 从MSI到LSI时代，芯片的设计和加工相对较为直接，上图给出了制作一个早期nMOS所需的淀积层。图中器件的特征尺寸远大于1m。如图所示，硅片上各层并不平坦，这将成为VLSI时代所需的多层金属高密度芯片制造的限制因素。 随着特征尺寸

2、越来越小，在当今的高级微芯片加工过程中，需要6层甚至更多的金属来做连接，各金属之间的绝缘就显得非常重要，所以，在芯片制造过程中，淀积可靠的薄膜材料至关重要。薄膜制备是硅片加工中的一个重要工艺步骤。 第3页，共93页，2022年，5月20日，14点33分，星期四ULSI硅片上的多层金属化钝化层压点金属p+ Silicon substrateViaILD-2ILD-3ILD-4ILD-5M-1M-2M-3 M-4p- Epitaxial layerp+ILD-6LI oxideSTIn-wellp-wellILD-1Poly gaten+p+p+n+n+LI metal第4页，共93页，2022年

3、，5月20日，14点33分，星期四芯片中的金属层第5页，共93页，2022年，5月20日，14点33分，星期四薄膜特性好的台阶覆盖能力填充高的深宽比间隙的能力好的厚度均匀性高纯度和高密度受控制的化学剂量高度的结构完整性和低的膜应力好的电学特性对衬底材料或下层膜好的黏附性第6页，共93页，2022年，5月20日，14点33分，星期四化学气相淀积 (Chemical Vapor Deposition) CVD定义：通过气态物质的化学反应在衬底上淀积一层薄膜材料的过程 *它是半导体生产中最重要的薄膜淀积方法，除了某些金属材料之外，基本都用CVD进行淀积。Silicon substrateOxide宽

4、长厚与衬底相比薄膜非常薄第7页，共93页，2022年，5月20日，14点33分，星期四化学气相淀积 (Chemical Vapor Deposition) CVD技术特点：具有淀积温度低、薄膜成分和厚度易于控制、均匀性和重复性好、台阶覆盖优良、适用范围广、设备简单等一系列优点CVD方法几乎可以淀积集成电路工艺中所需要的各种薄膜，例如掺杂或不掺杂的SiO2、多晶硅、非晶硅、氮化硅、金属(钨、钼)等第8页，共93页，2022年，5月20日，14点33分，星期四CVD相对于PVD,有什么优点？跟材料特性相关的性质结晶性和理想配比都比较好薄膜成分和膜厚容易控制*淀积温度低*台阶覆盖性好（step co

5、verage) 第9页，共93页，2022年，5月20日，14点33分，星期四CVDoutline Introduction Principles of CVD CVD Equipment CVD deposited filmsPoly siliconSilicon oxideSilicon nitride and OxynitridesMetal and Other Dielectric Films第10页，共93页，2022年，5月20日，14点33分，星期四 CVD的薄膜生长原理 薄膜生长的过程 生长模型第11页，共93页，2022年，5月20日，14点33分，星期四薄膜生长过程1、反应

6、剂气体混合物以合理的流速被输运到沉积区2、反应剂气体由主气流通过边界层扩散到衬底表面3、反应剂气体吸附在衬底表面上4、吸附原子（分子）发生化学反应，生成薄膜基本元素5、副产物分子离开衬底表面，由衬底外扩散到主气流，排出第12页，共93页，2022年，5月20日，14点33分，星期四第13页，共93页，2022年，5月20日，14点33分，星期四边界层理论 气体速度受到扰动并按抛物线型变化、同时还存在反应剂浓度梯度的薄层称为边界层（附面层、滞留层）气体分子的平均自由程远小于反应室的几何尺寸，可以认为气体为黏滞性流动由于气体的黏滞性，气体与硅片表面或侧壁存在摩擦力，该摩擦力使紧贴硅片表面或者侧壁的

7、气体流速为零在离硅片表面或者侧壁一定距离处，气体流速过渡到最大气流Um第14页，共93页，2022年，5月20日，14点33分，星期四Grove模型（1）F1：主气流到衬底表面的反应剂流密度F2：反应剂在表面反应后淀积成固态薄膜的流密度Cg：反应剂在主气流中的浓度Cs：反应剂在硅表面处的浓度第15页，共93页，2022年，5月20日，14点33分，星期四Grove模型（2） Grove模型能够准确预测薄膜淀积速率，认为控制薄膜沉淀速率的两个因素为：1 气相输运过程2 表面化学反应过程第16页，共93页，2022年，5月20日，14点33分，星期四第17页，共93页，2022年，5月20日，14

8、点33分，星期四（1）F1=hg(Cg Cs) （2）F2=ksCs其中：hg为气相质量输运系数，ks为表面化学反应速率常数 稳定状态： F1=F2=F Cs=Cg/(1+ks/hg) （1）hg ks时，Cs趋向Cg，淀积速率受表面化学反应控制（2）ks hg时，Cs趋向0，淀积速率受质量输运速率控制Grove模型（3）第18页，共93页，2022年，5月20日，14点33分，星期四 结论： （1）淀积速率与Cg（反应剂的浓度）或者Y（反应剂的摩尔百分比）成正比；（2）在Cg或者Y为常数时，薄膜淀积速率将由Ks和hg中较小的一个决定。Grove模型（4） 薄膜淀积速率（其中N1表示形成一个单

9、位体积薄膜所需要的原子数量）：第19页，共93页，2022年，5月20日，14点33分，星期四Diffusion and Surface control regions 对于一个确定的表面反应，当温度升高到一定程度时，由于反应速度的加快，输运到表面的反应剂数量低于该温度下表面化学反应所需要的数量，这时的淀积速率将转为由质量输运控制，反应速度不再随温度变化而变化。第20页，共93页，2022年，5月20日，14点33分，星期四 增加气流速率可以提高淀积速率 当气流速率大到一定程度的时候，淀积速率受表面化学反应速率控制薄膜淀积速率(1)第21页，共93页，2022年，5月20日，14点33分，星期

10、四 升高温度可以提高淀积速率 但随着温度的上升，淀积速率对温度的敏感度不断下降；当温度高过某个值后，淀积速率受质量输运速率控制薄膜淀积速率(2)图6.8 硅膜淀积速率与温度倒数的关系表面化学反应控制：温度质量输运速率控制：位置第22页，共93页，2022年，5月20日，14点33分，星期四CVDoutline Introduction Principles of CVD CVD Equipment CVD deposited filmsPoly siliconSilicon oxideSilicon nitride and OxynitridesMetal and Other Dielectr

11、ic Films第23页，共93页，2022年，5月20日，14点33分，星期四CVD Equipment化学气相淀积系统气态源或液态源气体输入管道气体流量控制系统反应室基座加热及控制系统温度控制及测量系统减压系统（LPCVD和PECVD)第24页，共93页，2022年，5月20日，14点33分，星期四6.2.1 CVD的气体源 气体源趋向液态气态源不安全淀积的薄膜特性不好液态源的输送 保存在室温下的液态源，使用时先注入到气化室中，气化后直接输送到反应室中第25页，共93页，2022年，5月20日，14点33分，星期四 冒泡法中反应剂浓度控制：携带气体的流速源瓶的温度 气体的流速由气体流量控制

12、系统控制第26页，共93页，2022年，5月20日，14点33分，星期四6.2.2 质量流量控制系统 进入反应室的气体流量精确可控控制反应室的气压直接控制气体流量，质量流量控制系统质量流量计阀门 气体流量单位:体积/单位时间温度为273K，一个标准大气压下，每分钟通过的气体体积第27页，共93页，2022年，5月20日，14点33分，星期四6.2.3 CVD反应室的热源Kamins 2000 薄膜是在高于室温的温度下淀积的。热壁系统：Tw=Ts冷壁系统：Tw1000A/min）。易气相成核，均匀性不好，材料利用率低。质量输运控制淀积速率。LPCVD均匀性好，台阶覆盖性好，污染少。对反应室结构要

13、求低。装片量大。淀积速度低，工作温度高。表面反应控制淀积速率。第42页，共93页，2022年，5月20日，14点33分，星期四 PECVD反应温度低，附着性好，良好的阶梯覆盖，良好的电学特性可以与精细图形转移工艺兼容，薄膜应力低，主流工艺。具备LPCVD的优点high deposition rate at relatively low temperatureImprove film quality and stress control through ion bombardment（炮击，轰击）表面反应控制淀积速率CVD的三种方法比较第43页，共93页，2022年，5月20日，14点33分，星

14、期四CVDoutline Introduction Principles of CVD CVD Equipment CVD deposited filmsPoly siliconSilicon oxideSilicon nitride and OxynitridesMetal and Other Dielectric Films第44页，共93页，2022年，5月20日，14点33分，星期四多晶硅的优点（ Al的熔点为659 ）：多晶硅与随后的高温热处理工艺有很好的兼容性与Al栅相比，多晶硅与热生长二氧化硅的接触性能更好在陡峭的台阶上淀积多晶硅时能够获得很好的保形性应用：栅电极 互联引线导体和

15、电阻（高电阻值）填充介质隔离技术中的深槽6.3 CVD多晶硅的特性和淀积方法第45页，共93页，2022年，5月20日，14点33分，星期四6.3.1 多晶硅薄膜的性质（物理） 物理结构由小单晶组成，多晶界淀积薄膜为非晶或多晶（取决于工艺），非晶经热处理可转为多晶。晶粒表面原子周期性排列受到破坏，所以晶粒间界具有高密度缺陷和悬挂键晶界处的扩散系数明显高于晶粒内部的扩散系数高温时存在于晶粒内的杂质在低温时由于分凝作用会运动到晶界第46页，共93页，2022年，5月20日，14点33分，星期四电学特性多晶硅的电阻率高于单晶硅的电阻率掺杂原子在热处理过程中易到晶粒间界处，不能有效的贡献自由载流子例如

16、：As和P；B不会发生这种现象；晶粒间界处的悬挂键俘获自由载流子,由此降低载流子的浓度晶粒尺寸大的多晶硅的电阻率低，因为晶粒间界密度小多晶硅薄膜的性质（电学）第47页，共93页，2022年，5月20日，14点33分，星期四6.3.2 CVD多晶硅 一般是用LPCVD，在580650下热分解硅烷实现SiH4发生气相反应，生成粗糙多孔硅层，不适合IC的要求。当气体中的Si的浓度较大，容易发生气相反应气体稀释硅烷，用H2可以抑制气相反应 LPCVD时的气缺现象分布式入口的LPCVD反应室第48页，共93页，2022年，5月20日，14点33分，星期四温度580 , 多晶 625 晶向的晶粒占主导67

17、5 晶向的晶粒占主导更高温度 晶向的晶粒占主导压力、温度(P156 图6.14）温度一定，压力增大，淀积速率增大压力一定，温度增大，淀积速率增大6.3.3 淀积条件对多晶硅结构及淀积速率的影响第49页，共93页，2022年，5月20日，14点33分，星期四多晶硅的掺杂技术扩散掺杂在淀积完成之后在较高的温度下进行掺杂优点：能够在多晶硅薄膜中掺入浓度很高的杂质。同时完成掺杂和退火工艺缺点：温度较高、薄膜表面粗糙程度增加6.3.4 多晶硅的掺杂技术（1）第50页，共93页，2022年，5月20日，14点33分，星期四多晶硅的掺杂技术 离子注入（最常用）淀积后的离子注入和退火优点：可精确控制掺入杂质的

18、数量，适合于不需要太高掺杂浓度的多晶硅薄膜特点：形成的高掺杂多晶硅电阻率约为扩散形成的电阻率的10倍6.3.4 多晶硅的掺杂技术（2）第51页，共93页，2022年，5月20日，14点33分，星期四多晶硅的掺杂技术 原位掺杂（in-situ)边淀积边掺杂简单，但薄膜厚度、掺杂均匀性及淀积速率会随着掺杂气体的加入变得复杂较少采用6.3.4 多晶硅的掺杂技术（3）第52页，共93页，2022年，5月20日，14点33分，星期四CVDoutline Introduction Principles of CVD CVD Equipment CVD deposited filmsPoly silicon

19、Silicon oxideSilicon nitride and OxynitridesMetal and Other Dielectric Films第53页，共93页，2022年，5月20日，14点33分，星期四二氧化硅的用途第54页，共93页，2022年，5月20日，14点33分，星期四6.4 CVD二氧化硅的特性和淀积方法要求厚度均匀、结构性能好，离子和化学玷污要低，与衬底之间有良好的黏附性，具有较小的应力以防止碎裂，完整性要好以获得较高的介质击穿电压，较好的台阶覆盖以满足多层互联的要求，针孔密度要低，较低的K值以获得高性能器件和较高的产率。衡量二氧化硅薄膜质量指标折射系数与热氧化的折

20、射系数1.46相比大于1.46，富硅小于1.46，低密度多孔薄膜第55页，共93页，2022年，5月20日，14点33分，星期四6.4.1 CVD SiO2的方法 CVD SiO2的方法低温CVD SiO2 ：低于500中温LPCVD SiO2：500800TEOS与臭氧混合源的SiO2淀积：低于500高温LPCVD淀积第56页，共93页，2022年，5月20日，14点33分，星期四 Silane BasedLPCVD or APCVD (250 450 )低温淀积生成的SiO2薄膜的密度低于热生长二氧化硅，折射系数为1.44，较易腐蚀。可在7001000 温度范围内进行热处理，以实现致密化。

21、致密化是一个减少SiO2玻璃体中H2O的成分，增加桥键氧数目的过程。低温CVD氧化层（1）第57页，共93页，2022年，5月20日，14点33分，星期四低温CVD氧化层（2） Silane BasedPECVD （200 400 ）可用N2O： SiH4 的比值来控制生成物的成分稀释的HF溶液对SiO2薄膜的腐蚀速率可以非常精确的反应薄膜的配比和密度。 高密度等离子体（HDP）CVD可在120 的低温下淀积质量很好的SiO2薄膜。第58页，共93页，2022年，5月20日，14点33分，星期四 TEOS（正硅酸四乙酯Si(OC2H5)4 based PECVD （250-425 ） TEOS

22、 + O2 SiO2 + Products 淀积的薄膜具有更好的台阶覆盖和间隙填充特性，淀积温度低，可用来形成多层布线中金属层之间的绝缘层淀积。可在淀积源中加入掺杂源进行掺杂加硼酸三甲酯（TMB)可掺硼加磷酸三甲酯（TMP)可掺磷低温CVD氧化层（3）第59页，共93页，2022年，5月20日，14点33分，星期四中温LPCVD淀积SiO2 LPCVD TEOS (675 695 ) TEOS SiO2 + Products TEOS代替SiH4安全淀积的薄膜具有更好的保形性原因：反应物淀积后在台阶表面快速迁移应用：作为金属淀积之前的绝缘层（多晶硅和金属层之间的绝缘层）；形成隔离层（MOSFE

23、Ts的LDD）第60页，共93页，2022年，5月20日，14点33分，星期四TEOS与臭氧混合源的SiO2淀积特点(APCVD或LPCVD) ：高的淀积速率很好的保形性，Good gapfill propertiesthe process is very sensitive to surface composition,淀积前先用PECVD法淀积薄层SiO2，保证相同的淀积速度Film is porous and contains lots of OH，易于与空气中的水汽反应，故最上层用PECVD法淀积SiO2层作为保护故TEOS/O3淀积的氧化层就像三明治一样夹在由两层PECVD的氧化层结

24、构。形成三层绝缘结构。第61页，共93页，2022年，5月20日，14点33分，星期四高温LPCVD淀积第62页，共93页，2022年，5月20日，14点33分，星期四第63页，共93页，2022年，5月20日，14点33分，星期四6.4.2 CVD SiO2薄膜的台阶覆盖共形台阶覆盖非共形台阶覆盖均匀厚度 台阶覆盖：淀积薄膜的表面几何形貌与半导体表面的各种台阶形状的关系。保形覆盖：无论衬底表面有什么样的倾斜图形，在所有图形的上面都能淀积相同厚度的薄膜原因：反应物在吸附、反应时有显著的表面迁移第64页，共93页，2022年，5月20日，14点33分，星期四 决定吸附原子迁移率的因素吸附原子的种

25、类、能量衬底温度离子对吸附原子的轰击 高温 LPCVD的Poly Si和Si3N4 中温LPCVD TEOS淀积的SiO2薄膜 低温 PECVD 淀积薄膜 低温 APCVD SiH4和O2生成SiO2 大部分经蒸发和溅射方法得到的材料台阶覆盖性第65页，共93页，2022年，5月20日，14点33分，星期四Basic Film Properties: Step Coverage Step Coverage Properties determines gapfill capabilities第66页，共93页，2022年，5月20日，14点33分，星期四台阶覆盖性 举例在APCVD中，以SiH4

26、和氧气为反应剂沉淀SiO2因SiH4的黏滞系数很大，淀积速率正比于气体分子到达表面时的角度范围 到达角反应物到达半导体表面时有不同的角度在一个陡峭的台阶处，APCVD SiO2时，薄膜在台阶顶部处最厚，在拐角处最薄。SiO2薄膜在拐角处的斜率大于90o，使得随后的薄膜淀积和各项异性刻蚀变得非常困难。第67页，共93页，2022年，5月20日，14点33分，星期四台阶覆盖性第68页，共93页，2022年，5月20日，14点33分，星期四遮蔽效应LPCVD工艺、PVD中的蒸发和溅射反应剂分子的平均自由程很长，且在衬底表面上的迁移能力又很低的情况下，则会发生掩蔽效应，受到掩蔽的点处的膜厚小于没受到掩

27、蔽的点处的膜厚台阶覆盖性第69页，共93页，2022年，5月20日，14点33分，星期四 磷硅玻璃在淀积SiO2的气体中同时掺入PH3 ，就可形成磷硅玻璃（PSG)PSG对水汽的阻挡能力不强，故在高磷情况下有很强的吸潮性；PSG可以吸收碱性离子、吸收杂质；PSG在高温下（10001100）可以流动，使随后淀积的薄膜有更好的台阶覆盖。CVD掺杂SiO2（1）第70页，共93页，2022年，5月20日，14点33分，星期四磷硅玻璃回流（P-glass flow） 在金属层间，一般需淀积表面平滑的二氧化硅作为绝缘层。若氧化膜有凹陷，容易使得上层金属膜淀积时有缺口产生而导致电路断路。 低温淀积的磷硅玻

28、璃受热后变得较软易流动，可提供一平滑的表面，所以常作为邻近两金属层间的绝缘层，此工艺称为磷硅玻璃回流。下页图显示在多晶硅栅极上淀积四种不同磷硅玻璃的扫描电子显微镜横截面照片。第71页，共93页，2022年，5月20日，14点33分，星期四第72页，共93页，2022年，5月20日，14点33分，星期四 硼磷硅玻璃 在淀积SiO2的反应气体中掺入PH3、B2H6BPSG玻璃回流平坦化，可实现对衬底上陡峭台阶的良好覆盖BPSG (850 ) 可以在较低的温度下实现回流平坦化，从而降低浅结中的杂质扩散，取代PSG。应用：金属淀积之前的绝缘、金属层间的绝缘、DRAM中电容的介质CVD掺杂SiO2（2）

29、第73页，共93页，2022年，5月20日，14点33分，星期四CVDoutline Introduction Principles of CVD CVD Equipment CVD deposited filmsPoly siliconSilicon oxideSilicon nitride and OxynitridesMetal and Other Dielectric Films第74页，共93页，2022年，5月20日，14点33分，星期四氮化硅的化学气相淀积（1） 应用：钝化层和机械保护层钠和水汽在氮化硅中的扩散速度非常慢，即拥有很强的掩蔽能力硅选择性氧化的掩蔽膜氮化硅氧化速度非常

30、慢（LOCOS工艺基于此）二氧化硅缓冲层第75页，共93页，2022年，5月20日，14点33分，星期四氮化硅的化学气相淀积（2） 应用：电容中的绝缘材料（高K介质，79）作为MOSFETs的侧墙用于LDD结构的侧墙不能用于导体之间的绝缘层高的介电常数，会形成较大的寄生电容第76页，共93页，2022年，5月20日，14点33分，星期四 中等温度(700800)的LPCVD作为选择氧化的掩蔽膜DRAM中电容的介质层优点：薄膜密度比较高，比PECVD Si3N4有更好的化学配比，氢的含量比PECVD Si3N4低，台阶覆盖性好缺点：温度高、速率低（700时10nm/min）；气缺现象氮化硅的化学

31、气相淀积（3）第77页，共93页，2022年，5月20日，14点33分，星期四氮化硅的化学气相淀积（3） 低温(300) PECVD方法淀积钝化层，因Al的存在SiH4-NH3淀积速率高，薄膜击穿电压高，台阶覆盖性好氢的含量高（无正确的化学组成比）SiH4-N2淀积速率低，薄膜击穿电压低，台阶覆盖性差氢的含量低，薄膜致密第78页，共93页，2022年，5月20日，14点33分，星期四CVDoutline Introduction Principles of CVD CVD Equipment CVD deposited filmsPoly siliconSilicon oxideSilicon

32、 nitride and OxynitridesMetal and Other Dielectric Films第79页，共93页，2022年，5月20日，14点33分，星期四W的CVD（1） 钨的用途钨栓塞（plug）:CVD钨比PVD铝有更好的通孔填充能力Contact Via局部互连材料 短程互联（电导率较低）全局互联（Al、Cu）第80页，共93页，2022年，5月20日，14点33分，星期四W的CVD（2） 钨广泛用于互连的原因体电阻率小（712uQ.cm)热稳定性好（熔点最高）应力低，保形性好；抗电迁移能力和抗腐蚀性强 缺点电阻率相对铝高在氧化物和氮化物上附着力差钨与硅在600以上

33、接触时，会形成钨的硅化物熔点 Al 660 Cu 1083 W 3380 Mo 2600 第81页，共93页，2022年，5月20日，14点33分，星期四 CVD W的化学反应（一般用LPCVD来淀积） 钨的淀积方法覆盖式（过程复杂，费用高，但比较成熟）选择式（存在问题，如选择性差、横向扩展、空洞形成）W的CVD（3）第82页，共93页，2022年，5月20日，14点33分，星期四覆盖式化学气相淀积钨与回刻表面原位预清洁去掉接触孔及铝通孔内的氧化层淀积接触层与TiN相比Ti与硅衬底的接触电阻比较小淀积附着层/阻挡层TiNTiN与钨及其它介质层的附着性能好W的CVD（4）第83页，共93页，20

34、22年，5月20日，14点33分，星期四 覆盖式化学气相淀积钨与回刻淀积钨，分成两步首先，硅烷还原反应形成一薄层钨，大约几十nm台阶覆盖性不是很好然后，氢气还原反应淀积剩余厚度的钨膜氢气还原反应淀积W不能在TiN上稳定地凝聚回刻附着层/阻挡层的刻蚀W的CVD（5）第84页，共93页，2022年，5月20日，14点33分，星期四 CVD 钨膜的应力钨栓应力不必考虑互联钨层应力必须考虑 钨栓的电阻对于深亚微米工艺，钨栓电阻对总电阻影响过大，考虑用铝栓或铜栓代替。W的CVD（6）第85页，共93页，2022年，5月20日，14点33分，星期四CVD 硅化物（1） LPCVD（300400）增大SiH4的流量，才能保证淀积的是WSix而不是W。当x2.0时在淀积的硅化钨薄膜中将含有过量的硅，可以避免薄膜碎裂剥离。WSix薄膜中含有较高浓度的氟，当该薄膜用到厚度低于20nm的栅氧上的时候，会使栅氧击穿电压降低和较明显的阈值电压漂移。第86页，共93页，2022年，5月20日，14点33分，星期四CVD 硅化物（2）LPCVD(570600 )氟的含量比使用硅烷反应生成的薄膜要低的多，并且氯的含量很低。DCS的阶梯覆盖性要比硅烷好。生成的硅化钨