海思终端芯片ATE技术手册

1、文档说明：本文参照业界通用做法，定义了海思终端芯片类COT的推荐ATE测试策略，以及此类芯片在测试程序开发及量产时各版本的的测试规范及测试项目要求。因技术和芯片规格持续发展，各IP的测试规范不断添加和完善。对于成熟IP，程序开发时需要遵守该规范，新IP测试规范建立时可参考对应的测试规范。文档目的：支撑终端芯片媒体类产品达成HcDa测试芯片斶出管咻拉状态下漏电DCJOZL.PlTODHcD0测试芯片输出管脚上拉状态下漏电PLLPLL.FREQc冽试JLL的时钟箍出管脚跖率及:口口信号是否正常通NJTA喳波PLL工作将PLL的输出口rv分频以后，引到芯片PA粒行测试，卷盖PLL频率输出和Loci:

2、借三PLLFREQLOCK口e.RTCRTC_HAS00a测优E.TC题字道辑漏电通过ITA喳匿RTC,RTC_X1Nrtc_xoutH惊量测RrC_K0UT电流RTCJREQc*.oc测成LTC输出时钟是否正常通过IT丹啮匿RTCsRT_7roUT输入爰.而8K时钟在RTC_CLKpad进行观测-DDRDDR4_BIST_IKT_AGHigiiSpeed)DDR二ADDRChlDTJATA内环回E151盖,由于Pnjflfi已由卬环覆未，内环只测试最高速DDR4_BIST_IKT_DXi：HigiiSpeed)DD：R4_BIST_MID_AC(Pr0Hr)y*ocUDRuADDR.ChlD

3、.DATA中环回BIS1差盖，同时整反DURPiofik算点根据项目实际需求选口加34036&节为6619601333MH2J,品终根据量产颤据筑计情况进行精简DDR4_BIST_MID_DXi；pEoflE00DDR4_BIST_EXT_AC(MilSpeed*D0DR二.4口DR.CMD.口ATA外环回EEST建盖，考虑到外环回对测试环境（阻抗匹配太敏感，口环只考虑测试卬低速5如果CP上有更好的匹配（如管脚悬空则可以考虑在CP上覆盖外环高速DDR4_BIST_EXT_DX(MilSpeed*00EDR4_BI5T_EEiAJ.*/j外挂DDR痢粒进行DRAMBIW测试DDR3_0IST_I

4、NT_AC(High.Spieed)yEDJ!_ADDR.CblirDATA内环回月EST差盖，由于Prcflr已由中环覆差？内以二测认品高速DDR3_BIST_1NT_DS；HigkSpeed.)J*DDR3_BIST_L11D_AC(Ppffc)DaDDKADDfLChUXDATA中环回BIS1差盖，同时覆盖DDAPiofik频点DDR3_BIST_L11D_DX(pEffc)JDaDDR3_BIST_EXT_AC*0aDDRJADDRCMDDATA外环回BI6T覆盖，考虑到外环回对测试环境印且抗匹配本地感,外弁Q考虑测试中衽速J如果B上有更好的匹配1如管加悬空）则可以考虑在up上覆盖外弁

5、DDR3_BIST_EXT_DX*0aDDR3_BIST_DRAM*外挂DDR3颗粒进行DRAM日1ST测记USB3.DUSB3_BSIBEKT*/J误的温EI5T测试USB3_BST_INT_LPBKj*ocIk-io-Rx内环回汨iUSB2.0USB2_BIST_HSJUSBHS(highsp=d)模式7的印缸测试USB2_BEIFS*/USBFS(Fullspeed)模式下的BIST测试PCIEPCIE_B1ST_BERT隆码理El”测试PCE_B1ST_INT_LPBKTk-gRE内环回再！ISPCIE_IOj*./JPCIEREFCLK输出频率测试VideoDACINLc*/j测试V

6、ideciDAC静态参数：出分非线性口yrc*./J测试VidfoDAC静态变数：差分非线性OFFSETERRORc*/J测甫血eWAC静态参数：IfiSFSRc*./J测试VideWAC静态变教：病用范围GAINERROR0/l测ifividmDAC静态曼数：知益误差KFCTOtOHK0*/l.用iTYideDAC描您攀数：里调性Mhmafth0*/l制式VideDAC静态曼数：一致性SNR0*/l.用iTVideDAC动感攀数：信噪比THD0*/l洲港VidmDAC动态曼数：谐波失百SFDR0e/测试YidkOA匚动态餐数：无金故幼至范围SINAD0e/范试VideDA匚动芯整顿：信号噪声

7、失直比AurfioDACINL0e/测试AmboDAt熟态禁敕：积分非线性XL0e/测优.4iKboDAt粉芯替触：差分非线性SNR0e/测试AndioDAC动态禁敕：信啤比SFDR口*测试人研cDA动态琴敷：无杂散动冬三国IHDc测试工面出可？动态堡题：谐避失真QAM_ADCINLc*测忒4亡静态参勘二双分非线性DNLc测试5静态参制|二差分非线性GNRc*测忒AD亡动态参独;信噪比SFDRc/测试5亡动态冬制!二无杂散动态范围IHDc*/J测试ADC动态嬖蜀!：谐激失具HDLnHDM1_TX0/测试HDMITXPHYJJ谎罡舌正常需要后速扳卡captureHDfl_RXc测试HDMIRXP

8、H丫功能是否正常需要外接1%调遂人原始信号LVDSLVDS_TK0*/测优IV口51?勘能是否正常需要图速枢卡captureMPMIPIRXc测试MIPI艮俎就是否正常需.要高速板卡情人相应码型VBOVBO_TXc*/J测试VBOTX功能是否正常需要高速扳卡captureE叫mtorDA.CINL0./测试EuqaErDA.匚态荽蚁；积分非线性：I?；L.0e/测优EuqatornA.匚态荽蚣：差分非线性SNR0./测试EuqaErDA匚动态荽蚁；倡喔比SFDR0e/测优EuqatornA.匚动态荽蚣：无杂触动态范围GAINERXOR0./测试EuqaErDA.匚态荽徽；熠益误差OUTSETE

9、RRORc测施uq的rEiAC酬态梦做二8Llisinjjtch.c测力在uqaJxrDAC静态繁极:一软性INLc测guqaLorADC前二爹数：积=E线1性u:，_c浙拉uqaJxrADC静工禁极二差线性5NRc测句让uqULorADC动态井做二信噪比SFDRc.!测试LijqamrAJDC动态梦觐二无杂散动态苑围GAINERRORc*/J测血晔mrADC静态梦数：相益误差OFFSETIRKORc./J测ijtEuqMarADC静态梦数：ffiHCBUSCBUSc*oc测试CEU$模坡，用于支持期HL捌格AJICARCc.oc测试ARC模块，用于音痂回传IIPHYFEPtHLBBTc*oc测施EFHT功能罡否正常DIE_IDDIE_ID_IRC0*.东道TrstFlDW测试之前叨始谈职完全FadLow-启动条件（需同时满足条件1和2,或满足条件3，投入产出比要合算）：1、发货总量超过XXK，且最新测试程序版本连续XXlot测试良率波动Xsigma2、FDPPM连续XX月维持低水准（降成本策略：整体策略：RTP前期以快速质量达标为优先，逐步进行测试降成本。1、根据AP/BB降成本路标和规划，在项目前期