数字电子技术复习题2

1、.wd.wd.wd.数字电子技术复习题2一、填空题 1多变量异或运算时，假设，那么的个数必为个。奇或偶2TTL集电极开路门必须外接_才能正常工作。3TTL三态门，其输出除了高电平和低电平两种状态外，第三种状态为。4对30个信号进展编码，采用二进制编码需_位输出。5时序电路的次态输出不仅与即时输入有关，而且还与_有关。6在JK型触发器中，令J=K那么可以构成T型触发器，假设令 那么又可以构成型触发器。7将四位移位存放器的末端反响至首级端的电路称为。8四位触发器构成的扭环计数器，它的现态为0010，次态为0101，那么在移位命令的作用下，紧跟着的再下一个次态为_。9施密特触发器具有特性，定义参数回

2、差电压。10在10位二进制D/A转换器中，假设最大满刻度模拟输出电压为8V，那么其最小分辨电压为_。二、选择题1.二进制数1100110.011012,其等值十六进制数是 。A. CC.0D16B. 66.6116C. 66.6816D. C6.61162.在已学的三种A/D转换器(双积分，并联比较，逐次渐近)中，转换速度最低的是( )。A.双积分A/D B.并联比较C.逐次渐近 D.三者差不多3的对偶式是 ( )。 A、 B、 C、 D、4. 触发器是 。A、无稳态电路 B、单稳态电路 C、双稳态电路 D、多稳态电路5设计一个一位BCD码计数器至少需要 个触发器。A.8 B.6 C. 3D.

3、 46顺序脉冲发生器一般由 组成。 A. 计数器和译码器 B. 计数器和全加器 C. 计数器和编码器 D. 移位存放器和编码器7假设串行传输四位代码a3a2a1a0,那么奇校验输出位C= 。A. B. C. D. 8反响移位存放器产生11110000序列至少需要 个触发器。 A. 8 B. 6 C. 3 D. 49一个RAM有n位地址输入端，b位I/O数据端，那么其存储矩阵的容量为 。A. B. C. D. 10.以以下列图所示的触发器中，在CP上降沿到来时，触发器的次态为 A. X B. XC. D. 0三、分析题1化简用公式法将以下表达式化简成最简与或式：用卡诺图法将以下表达式化简成最简与

4、或式：2、一个 机信号控制电路。电路有I0火警、I1盗警和I2日常业务三种输入信号，通过排队电路分别从L0、L1、L2输出，在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。试列出真值表并写出该逻辑函数。3、写出图电路输出G、F、L的逻辑函数表达式。3线8线译码器74LS138的逻辑图见图。.4、电路及输入端A,B的波形如以下列图。设起始状态Qn=0，试对应输入波形画出Q端的波形。5、分析以以下列图所示时序电路的逻辑功能。其中74151为数据选择器，74161为异步清零的二进制计数器。6、电路如以下列图，试分析电路的功能.(1)

5、 写出各有关表达式(2)画状态图(3)说出该电路的功能.四、设计题 1、设计一个一位十进制数X的四舍五入电路，即电路输入A,B,C,D是一位十进制数X的8421BCD码。当X5时电路输出F=1,否那么F=0。要求用八路数据选择器实现。2、采用JK触发器设计一个可控同步二进制码计数器：当控制信号X=0时，实现模6加法计数；当控制信号X=1时，实现模7减法计数器.要求：1列出状态转换表；2求出各JK触发器驱动方程和进、借位C、B的表达式。 不画逻辑电路图一、填空偶 上拉电阻 高阻状态 5 现态D 环形计数器 1011 滞回 7.8mv二、选择题CC三、分析题、化简解法1：增加冗余项消去1个冗余项再消去1个冗余项解法2：增加冗余项消去1个冗余项再消去1个冗余项 2、解：1列真值表：对于输入，设有信号为逻辑“1；没信号为逻辑“0。对于输出，设允许通过为逻辑“1；不设允许通过为逻辑“0。2由真值表写出各输出的逻辑表达式： 输入输出I0 I1 I2L0 L1 L20 0 01 0 1 0 0 10 0 01 0 00 1 0 0 0 1真值表、解 2分、解 CP、Q的波形各4分5、解1，所以此为八进制计数器。状态图 2Z端输出的脉冲序列为01100011。 6、解 时钟方程： 输出方程： 2分驱动方程：特性方程：状态方