多路智力抢答器—毕业设计(共26页)

1、福建信息职业技术学院课题设计论文PAGE - 12 -IV目 录 TOC o 1-3 h z u HYPERLINK l _Toc374299711 前 言 PAGEREF _Toc374299711 h 1 HYPERLINK l _Toc374299712 1 多路智力(zhl)抢答器的介绍 PAGEREF _Toc374299712 h 1 HYPERLINK l _Toc374299713 1.1多路智力(zhl)抢答器的作用 PAGEREF _Toc374299713 h 2 HYPERLINK l _Toc374299714 1.2多路智力(zhl)抢答器的分类 PAGEREF _

2、Toc374299714 h 2 HYPERLINK l _Toc374299715 1.3多路智力抢答器的特性 PAGEREF _Toc374299715 h 2 HYPERLINK l _Toc374299716 2多路智力抢答器的设计 PAGEREF _Toc374299716 h 2 HYPERLINK l _Toc374299717 2.1功能要求 PAGEREF _Toc374299717 h 2 HYPERLINK l _Toc374299718 2.2多路智力抢答器的设计步骤以及要求 PAGEREF _Toc374299718 h 3 HYPERLINK l _Toc37429

3、9719 3多路智力抢答器的框架设计 PAGEREF _Toc374299719 h 3 HYPERLINK l _Toc374299720 3.1多路智力抢答器电路的设计 PAGEREF _Toc374299720 h 3 HYPERLINK l _Toc374299721 3.2多路智力抢答器的设计 PAGEREF _Toc374299721 h 3 HYPERLINK l _Toc374299722 4 智力抢答器基本电路设计 PAGEREF _Toc374299722 h 4 HYPERLINK l _Toc374299723 5定时电路设计 PAGEREF _Toc374299723

4、 h 8 HYPERLINK l _Toc374299724 5.1原理及设计 PAGEREF _Toc374299724 h 9 HYPERLINK l _Toc374299725 5.2多谐振荡器 PAGEREF _Toc374299725 h 9 HYPERLINK l _Toc374299726 5.3计时器 PAGEREF _Toc374299726 h 10 HYPERLINK l _Toc374299727 5.4译码器 PAGEREF _Toc374299727 h 10 HYPERLINK l _Toc374299728 5.5定时器的工作原理 PAGEREF _Toc374

5、299728 h 11 HYPERLINK l _Toc374299729 6报警系统 PAGEREF _Toc374299729 h 11 HYPERLINK l _Toc374299730 6.1报警系统的构成 PAGEREF _Toc374299730 h 11 HYPERLINK l _Toc374299731 6.2报警系统的工作原理 PAGEREF _Toc374299731 h 12 HYPERLINK l _Toc374299732 7 时序控制电路设计 PAGEREF _Toc374299732 h 13 HYPERLINK l _Toc374299733 7.1时序控制电路

6、的三个功能 PAGEREF _Toc374299733 h 13 HYPERLINK l _Toc374299734 7.2时序控制电路的设计图 PAGEREF _Toc374299734 h 13 HYPERLINK l _Toc374299735 7.3时序控制电路的设计原理 PAGEREF _Toc374299735 h 13 HYPERLINK l _Toc374299736 8.元器件介绍 PAGEREF _Toc374299736 h 14 HYPERLINK l _Toc374299737 8.1 74LS148功能(gngnng)介绍 PAGEREF _Toc374299737

7、 h 14 HYPERLINK l _Toc374299738 8.2 74LS192功能(gngnng)介绍 PAGEREF _Toc374299738 h 15 HYPERLINK l _Toc374299739 9.仿真(fn zhn)电路实验 PAGEREF _Toc374299739 h 16 HYPERLINK l _Toc374299740 9.1 Proteus仿真电路图 PAGEREF _Toc374299740 h 16 HYPERLINK l _Toc374299741 10.实物制作 PAGEREF _Toc374299741 h 17 HYPERLINK l _Toc

8、374299742 10.1多路智力抢答器原理图 PAGEREF _Toc374299742 h 17 HYPERLINK l _Toc374299743 10.2 多路智力抢答器PCB制图 PAGEREF _Toc374299743 h 17 HYPERLINK l _Toc374299744 10.3 焊接与调试 PAGEREF _Toc374299744 h 18 HYPERLINK l _Toc374299745 10.3.1焊接部分注意事项 PAGEREF _Toc374299745 h 18 HYPERLINK l _Toc374299746 10.3.2调试部分注意事项 PAGE

9、REF _Toc374299746 h 18 HYPERLINK l _Toc374299747 11.结束语 PAGEREF _Toc374299747 h 18 HYPERLINK l _Toc374299748 附 录 PAGEREF _Toc374299748 h 20 HYPERLINK l _Toc374299749 参考文献 PAGEREF _Toc374299749 h 22PAGE 多路智力(zhl)抢答器前 言 近年来跟着(gn zhe)电子(dinz)技术生长飞快，讯息已经逐步渗透到我们生活的社会里的每个角落，同时人才高素质和信息化是信息时代的基本要求，高等教育持续发展，

10、我们的基本生活水平也在提高，同时也提高了我们对精神文明的要求，也就是说电子领域需要更高的发展才能满足人们的需求。通信电子信息学是一门广泛的应用在各个角落的科学技术，迅速的在发展。如果想要学会并学好这门学科，第一是系统的学习该学科的基础理论，第二要训练技术，第三就是培养学生的几大能力对理论联系实际；实际操作的能力；设计电路的能力； 综合分析实验的结果以及正确处理数据、排除和检查数据故障的能力。同时我们对电子产品的理解也会同时的加深。本课程设计的题目是，多元智能抢答器的试验设计，所以我会使用多个智能抢答器的设计方案是常识，数字电路的集成芯片的使用。众所周知数字电路具有很多很多的优点： 由于数字电路

11、是二进制故单元电路单一结构将会容许电路参数的离散性比较大，并且便于集成。 工作具有可靠性高的特点而且抗干扰的能力很强。因为是数字信号用二进制来表示，故数字电路的判别能力很强，相当便于高度集成化。 数字电路的集成产品众多，低廉成本，强大通用性。长期存放数字信息无技术问题。数字电路具有良好的安全性。加密的数字信息方便，防盗系数很高，不易被盗。1 多路智力(zhl)抢答器的介绍(jisho)多路智力(zhl)抢答器电路由抢答电路、时序控制电路、报警控制电路和定时电路和四个部分构成。策划的思绪简朴、功效非常齐全而且是易于实现，要点是本钱便宜。每个人都知道测试是一个非常普遍的和广泛使用的，能引起极大的兴

12、趣的参与者和观众的智力抢答器两种功能，并且在很短时间内使观众对节目的兴趣与关注。伴随着电视智力竞赛遍地开花，在日常答题的过程中一般要分为抢答以及必答两种形式。和答案将参与者被要求做一些准备，但有时间限制，抢答器会发出警告。也就是说，谁送来的主题，你可以开始回答如果参赛者，谁第一个按钮，然后让参与者回答，但问题是很难确定到底是哪一个根据选手第一，所以利用抢答器来完成该一功能1。1.1多路智力抢答器的作用现在的信息技术发展革命，用人自身感觉器官既无法得到准确的数据，同时对很多无法用器官感测的事物不得不望而止步，而多路智力抢答器就是一种代替人的感觉器官来获取信息、数据的媒介 2。各种知识竞赛、文体娱

13、乐活动（抢答活动）中，多路智力抢答器能直观、公正、准确地判断出是哪一位抢答者。多路抢答器会通过参赛者所在位置的指示灯显示或数字的显示、语音提醒、图片显示、警示显示等显示方法筛选抢答违规者以及第一个抢答的参赛者，但是一般抢答器的工作都只是甄别出第一个抢答成功的参赛者以及第一抢答违规参赛者3。1.2多路智力抢答器的分类根据不同的构成把多路智力抢答器分为三种，一种是基于单片机设计的多路智力抢答器，第二种基于c语言设计，3第三种是最简单的基于数字电路设计，也就是本课题的设计方案。1.3多路智力抢答器的特性多路智力抢答器具有快捷方便的操作特性，价格方面也是十分的低廉，不管基于哪一种设计成本都是很低。2多

14、路智力(zhl)抢答器的设计(shj)2.1功能(gngnng)要求 我们将和多项，同时数字枪抢答器的设计，每个小组将在按钮的答案。 控制开关，唯一的，将被用来作为明确的答案，启动控制系统，由主持人或比赛组织者控制。 多路智能抢答器功能的数据锁存和显示。当主持人或比赛组织者宣布抢答开始以后，如果某参赛者第一个按抢答的按钮，该参赛者的编号将立即被锁存，并在LED数码管显示选手号码（1 100），同时，主持人会提示。与此同时系统将不接收其他参赛者按钮的信号。多路智能抢答器会定时抢答的功能，假设答案的时间设置为30秒，当主持人或参与者按下启动按钮，计时器将立即开始倒计时，并在 LED显示。参赛者只是

15、在规定的时间内抢答有效。超过规定时间及抢答无效，此时定时LED显示器将会。2.2多路智力抢答器的设计步骤以及要求 制定电路的构成框图，请求能达成全部功效，利用的元器件少，本钱低。 设计并安装电路，要求布线整齐、美观，便于级联和调试。 测试所设计抢答器的逻辑功能，满足各项功能要求。 画出整机逻辑电路图。 写出设计报告。3多路智力(zhl)抢答器的框架(kun ji)设计(shj)3.1多路智力抢答器电路的设计本次多路智力抢答器设计是为日常生活中所能实际应用而设计，所以供电电源为交流电源220V。3.2多路智力抢答器的设计多路智力抢答器的总体框图是由主电路和扩展电路两部分构成。扩展电路的功能是完成

16、定时抢答。而主体电路基本功能为抢答，也就是说当主持人宣布开始抢答以后，参赛者开始按动抢答按钮时，LED将会显示参赛者的编号，与此同时系统将会封锁输入电路，其他选手禁止抢答。结构图如3-1图所示。图3.1 多路智力抢答器的框架图图3-1所示的多路智力抢答器的框架图。从该图可得知多路智力抢答器的工作原理为：当工作人员把该多路智力抢答器连接220v的交流电源以后，主持人或活动组织者将多路智力抢答器的开关拨到“清零”状态，多路智力抢答器将会处于禁止状态，编号LED显示器无任何显示，由主持人或活动组织者设定的抢答器定时器第一次LED显示；主持人或活动组织者将开关拨到“开始”的状况，而且宣布“竞赛开始”此

17、时多路智力抢答器开始举行工作。当定时器开始倒计时，音响喇叭发出声音的告知参赛者。参赛者在智力抢答器在规定的时间内第一，多路智能抢答器同时完成：1优先；2编号的锁存；3.编号显示；4.扬声器提示等一系列工作。当一个完整的最终答案，多路智能抢答器定时器同时停止和禁止第二次抢答，定时器将时间显示剩余的回答时间。如果需要进行再次抢答必须由主持人或活动组织者再次进行操作“清除”和“开始”状态等的开关，活动才能继续4。4 智力(zhl)抢答器基本电路设计4.1抢答器电路设计 本次设计(shj)咱们将用编码器 74LS148 和锁存器 74LS297 来完成(wn chng)智力抢答器电路。该电路的两个基本

18、功能：首先是参赛者的按钮确定了制备，和第一个关键参与者编号的锁存，解码数也需要在这个时间和显示电路，其中我们将会采用七段数字数码显示管组成显示电路；第二个本电路将会禁止剩余参赛者的按键操作，所以他们的按键操作是无效的5。图4.1.1 抢答器的电路(dinl)原理图4.2优先(yuxin)判决器由74LS148集成(j chn)优先编码器等构成优先判决器。该编码器信号输入端有8个，二进制码输出端有3个，选通输出端选通输入端和扩展端。由功能表中可以看出当“1”时，不管8个输入端是什么状态，输出端都为“1”，编码器可以工作，可是当“0”时，而且端和端为“1”，编码器处于非工作形态,是以这一种情况称为

19、输入低电平有用。图4.2 74LS148功能表图4.3锁存器SR锁存器确保多个开关触发一个重要的部分(b fen)不在设计干扰 表4.3 用与非门组成(z chn)的SR锁存器的特性表 Q110011110101011110011011000100114.4译码器本次(bn c)多路智力抢答器中选用的译码器型号是74LS48（共阴），改译码器引脚排列(pili)如图所示，其中、BCD码输入(shr)端，、 译码输出端，输出“1”有用，用来驱动共阴极LED数码管。测灯的光输入端是 ，当“0”时，该译码输出全为“1”，七个数码管和电光源，因为数码管的段可以检查正常照明。 灭灯输入端是，“0”时，译

20、码输出全为“0”。 而作为输出端使用时，称灭“0”输出端，在A=B=C=D=0时，而且 =0时，才会输出低电平，该现象表示译码器把不想显示译码器现象归零。熄灭不希望显示的零则是用熄零输入端。图4.4 74LS48的引脚排列图4.5数码显示器家喻户晓当今最常用的数字显示器是LED数码管，它分为共阳管和共阴管。共阴管是本次设计的主要数码显示管，其出线和电路形式的引出脚如图4-4-1所示。一个LED数码管可用来显示一个小数点和一名09十进制数。袖珍的数码管（0.36寸，0.5寸）每段发光二极管的正向压降，正常约为22.5V，随发出的光（日常为黄、橙色.红.绿）颜色的不同而差别，每个发光为基础的5 1

21、0mA电流二极管之间。LED数码管要显示BCD码必要有一个专门的译码器才可以表示的十进制数字，该译码器要完成译码的功能还要有与之相对的启动功用6。、图4-5 LED数码管4.6工作(gngzu)原理在本电路(dinl)的工作(gngzu)过程：当开关S被置于清除端时，4个触发器输出置0，RS触发器的 R、S端均为0，使74LS148的优先编码工作标志端（图4-1-1中5号端）0，也就是让其处于工作的状态。而当开关S置于开始处时，本多路智力抢答器处于的状态便是等待工作，而当有参赛者将抢答按键按下时（任意按键，如按下S4），则74LS148的输出经过RS锁存后，CTR=1,RBO(图4-1-1中4

22、端) =1,七段显示电路74LS48工作状态中进行，4Q3Q2Q=100,经过译码显示数字为“4”。另外，CTR，使74LS148 优先编码工作标记端（图4-1-1中5号端），而今的状态就是禁止状态，也就是其余按键的输入将会被封锁。而当按键松开即按下时，74LS148的 此时由于仍为CTR，使优先编码工作标志端（图中5号端），所以74LS148还是处于的状态还是禁止，为了确保没有两个按钮的输入信号，并保证参与者的优先级。如果有再次抢答的需要由主持人或者组织者将S开关重新置于“清除”处然后再进行下一轮的抢答。74LS148为8线3线优先编码器。可是如果主持人或者活动组织者在比赛时按下S0键，经R

23、S锁存器后，1Q=1，74LS148的输出， ,经RS锁存后,2Q=1,所以74LS48处于的状态是工作中，5Q4Q3Q=000，且1Q=1,故经译码显示为“8”。从而保证了第一个抢答的人的优先性。5定时(dn sh)电路设计主持人或者(huzh)组织者，根据题目的难易程度，约定(yudng)的时间在设计时间和一次抢答的一个答案，然后通过预设时间预置计数器电路，我们将会选用十进制同步加减计数器74LS192进行设计，由秒脉冲电路提供计数器的时钟脉冲。5.1原理及设计定时电路这个地方主要是由十进制同步加减计数器74LS192减法计数电路、74LS48译码电路，555定时器秒脉冲产生电路以及2个7

24、段数码管即相关电路组成。此中两块74LS192能够达成减法计数，表示到数码管上是经过译码电路74LS48，由时钟发生电路供给其时钟信号。当按钮弹出的定时器，计数器计数减，在共阴极七段数码显示管dpy_7-seg，时间显示，当有参赛者抢答时，显示此时的倒计时时间的同时将会停止计数；假如木有参赛者的抢答，显示倒计时时间，并在这个时候会停止计数；输出低电平到时序控制电路，控制报警电路将会报警，并且此后参赛者的抢答失效。因为我们需要考虑成本的构成和一些电阻的实际经验，所以我们选择的电阻值为R1=15K，R2=68K，C=10uF，然后我们代入到上式里便可以得到这就是我们所说的:”秒脉冲”。图5.1 定

25、时(dn sh)电路原理图5.2多谐振荡器555组成(z chn)的多谐振荡器组成了本次多路智力(zhl)抢答器的秒脉冲产生电路，下图为555组成的多谐振荡器功能表。表5.2 555组成的多谐振荡器功能表输入输出阀值输入（6）触发输入（2）复位（4）输出（3）放电管00导通Vcc2/3Vcc2/3Vcc1/310导通Vcc1/31无变化无变化5.3计时器74LS192芯片(xn pin)的串接实现了本次多路智力抢答器的电路(dinl)功能。MR（14引脚）为清除(qngch)端。UP为加计数端, PL (11引脚)为置数端,DN为减计数端,TTCD (13引脚)为非同步借位输出端,D0D3为计

26、数器的输入端，CU (12引脚)为非同步进位输出端,Q0Q3为数据输出端， 而如表5-3所示。表5.3 74LS192的功能表清零MR预置PL时钟预置数据输入输出UPDND0D1D2D3Q0Q1Q2Q31000000ABCDABCD011加计数011减计数5.4译码器本次电路设计七段译码器74LS48译码由74LS192输出的四位二进制码后输出的二进制码为七位，并且相应的时间由两个共阴极的七段数码显示管显示出。74LS48的功能表如表5-3所示。表5.3 74LS48的功能表十进制输入BI/RBO输出字形LTRBIDCBAabcdefg01100001111111001100011011000

27、012100101110110123100111111100134101001011001145101011101101156101101001111167101111111000078110001111111189110011111001195.5定时器的工作(gngzu)原理本次(bn c)多路智力抢答器的秒脉冲(michng)电路是由555定时器组成的单稳态触发器组成，电路将给减计数电路提供时钟信号。两片74LS192级联构成减计数器，比赛组织者或者主持人通过输入不同数据给74LS192的输入端，经过了两个74LS48译码器，在数码管上将会数据显示，从而这样实现给定时电路预置抢答时间。整

28、个定时电路由比赛组织者和主持人通过控制开关操纵，并且当控制开关处于断开状态时，74LS192的MR端的状态是高电平，芯片工作状态处于禁止，数码管上数据保持不变。当主持人或者比赛组织者将控制开关的状态处于闭合时，74LS192的使能端变为低电平，减计数电路状态处于工作中，当钟脉冲到来时，数码管上时间递减，保持不变直到变为00时，减计数电路的此时工作状态处于禁止。如果比赛过程中需要重新开始，主持人或者比赛组织者再次打开开关，重新预置电路，并且重复上述过程7。6报警系统6.1报警系统的构成本次多路智力抢答器的报警系统中的多谐振荡电路由555 芯片构成，再经过三极管放大555 的输出信号,从而推动扬声

29、器或者扬声器的发声。图6.1 报警系统(xtng)的构成 6.2报警(bo jng)系统的工作(gngzu)原理本次多路智力抢答器的报警系统其中，多谐振荡器由555构成，振动频率推动扬声器的是其输出信号经三极管。期中PR为该报警系统的控制信号，当PR为高电平时，多谐振荡器工作；而当PR为低电平时，电路停止工作。7 时序(sh x)控制电路设计7.1时序(sh x)控制电路的三个功能(gngnng) 开关被主持人或者活动组织者拨到“开始”位置时，扬声器开始发声，抢答电路以及定时电路开始进入正常的工作状态。当抢答按键被参赛者按动时，扬声器同时发声，并且定时电路以及抢答电路同时间停止工作。当设定的比

30、赛抢答时间终止时，在场所有人都未参与抢答，扬声器在时间终止时发声，并且同时让抢答器和定时电路停止工作。7.2时序控制电路的设计图 图7.2 时序控制电路7.3时序(sh x)控制电路的设计原理图7-2中，发挥控制时钟信号CP的放行(fngxng)与禁止的作用的门是G1，控制(kngzh)74LS148的输入使能端的是门G2。图7-2所示时序控制电路的工作原理是：当主持人或者活动组织者调控电路开关从“清除”位置调拨到“开始”位置时，来自于抢答电路的74LS279的输出CTR=0，经G3反相，A=1，则从555输出端输出的时钟信号CP可以加到74LS279的时钟输入端，此刻定时电路将会进行递减计时

31、。然而在定时电路的时间未到设定时间时，来自于可预置时间的定时电路的74LS192的借位输出端=1，门G2的输出=0，使74LS148处于工作状态的是正常，从而是实现功能的要求。当参赛者在定时的时间内按动抢答按钮时，CRT=1，经G3反相，A=0，封锁CP信号，定时器处于保持工作状态；同时，门G2的输出=1，74LS148处于的工作状态是禁止，从而实现功能。当定时时间到到规定时间时，来自74LS192的=0，=1，74LS148处于的工作状态是禁止，电路将会禁止其他参赛者进行抢答。与此同时，门G1处于的状态是关门，并且封锁CP信号，让定时电路保持00状态不变，从而实现功能。而其中。集成单稳触发器

32、74LS121用于控制报警电路及发声的时间8。8.元器件介绍8.1 74LS148功能介绍在优先编码器电路中允许同时输入两个以上编码信号。在设计优先编码器时我们将会将所有的输入信号按优先顺序排队。并且在同时存在两个或两个以上输入信号的时候，优先编码器只会按照优先级高的输入信号编码，而优先级低的信号则不起作用。74LS148是一个八线-三线优先级编码器。如图8-1所示的是八线-三线编码器74LS148的管脚图引脚图。 图8.1 八线(b xin)-三线编码器74LS148的管脚图引脚图8.2 74LS192功能(gngnng)介绍74LS192是双时钟(shzhng)方式的十进制可逆计数器。LD

33、为预置输入控制端，异步预置。BO为借位输出：0000状态后负脉冲输出。CR为复位输入端，高电平有效，异步清除。CO为进位输出：1001状态后负脉冲输出。CPU为加计数时钟输入端，CPD为减计数时钟输入端。图8-2 74LS192的管脚图引脚图9.仿真电路(dinl)实验9.1 Proteus仿真(fn zhn)电路图图9-1 Proteus仿真(fn zhn)电路图（1）仿真电路课实现抢答功能，由于软件局限，报警电路没有在仿真当中。图9-2 Proteus仿真电路图（2）10.实物(shw)制作10.1多路智力(zhl)抢答器原理图图10-1多路智力(zhl)抢答器原理图10.2 多路智力抢答

34、器PCB制图图10-2 多路智力抢答器PCB制图10.3 焊接(hnji)与调试10.3.1焊接(hnji)部分注意事项由于本次试验的焊接点十分多，所以我们应该对自己(zj)要求更加高。我们将会严格的按照本次线路的设计来进行逐个焊接。首先焊接过孔，然后再对元器件进行焊接。并且焊接时间不能过久，但是过程中必须完全熔着，以免造成冷焊。焊点的表面要平滑光泽，不能有坑坑洼洼。焊接的时候如果焊点没有完全冷却，不可随意移动。而焊接时电烙铁不使用的时候要放置于相应的电烙铁架上，以免误伤自己或者他人。随时保持实验烙铁头的清洁。当焊接工作完成时，需要在烙铁头镀上薄层焊锡，避免烙铁头的氧化，并且等锡冷却后再收存8

35、。10.3.2调试部分注意事项在实验结束以及调试开始之前或者通电之前必须对照原理图对线路进行详细检查。检查是否有没有焊接到位的点或者没有焊接的点。如果有问题可用万用表来进行线路的检查，检查检查是否有线路在焊接的时候不小心连接在了一起，如果发现问题并且有进行修改，那么久必须在检查完毕之后没有任何问题才可以通电测试。如果在通电之后任然有问题，应该立即断电，并且再进行仔细检查。11.结束语 经历了这一次的多路智力抢答器的设计实验，我的理论知识掌握得更加的完善了，并且实验的动手能力显著的提高。实验过程中我通过在网上的搜索等多方面的查询相应的实验资料，我学到许多在书本上学不到的知识，同时也理解到理论联系

36、实践。虽然我们在实验的设计以及制作中遇到很多从前没遇到的困难。但是我们利用了许多的方法去解决所遇到的困难或者麻烦。可是当我们的实验设计以及制作好以后，虽然基本符合设计要求，但我们总觉不是那么那么的完美。而这次设计与制作，让我最感觉问题与困难的便是在仿真的阶段中遇到很多的问题，比如我们的计时电路不能随抢答而停止，还有就是由于软件具有的局限在仿真时候并没有完成整体电路的一个调试，所以这也为最后的实物调试造成了一定的麻烦10。所以我们要具备一定的检查、排除电路故障的能力。与此同时的我我认识到了“理论联系实际”的这句话的重要性以及真实性。而且通过对此多路智力抢答器的设计，巩固了学习的知识。最重要的是在实践中理解了课本上的理论知识，理解了学以致用的真谛。然而在整个设计到电路的焊接还有最后的调试过程中