第20讲PLD器件及其应用ppt课件

1、第 20 讲 课时授课方案 课 程 内 容内容: 可编程逻辑器件及运用 1 概述 2 可编程阵列逻辑PAL 3 通用阵列逻辑GAL 4 ROM及其运用目的与要求： 了解PLD器件的根本构造、分类、优点； 了解PAL常用的5种输出方式； ROM及其运用。重点与难点： 重点：PLD器件的根本构造； PAL的构造特点及常用输出方式； ROM及其运用。 难点： ROM及其运用。 课堂讨论： PAL及常用输出方式； ROM的类型及特点。现代教学方法与手段： PowerPoint投影复习提问： ROM的构造和容量计算； ROM的运用。 LSI的类型ASIC全定制半定制性能上公用，构造上通用CPLD和FPG

2、A的区别早期的PLD多属于E2PROM或乘积项(Product Term)构造。FPGA是指在线可编程逻辑阵列，最早为Xilinx公司推出。多为SRAM框架或查表框架，需外接配置用的EPROM下载。Xilinx将SRAM框架或查表框架，需外接配置用的EPROM下载的PLD称之为FPGA。把Flash、E2PROM框架或乘积项框架的PLD称为CPLD。 Altera把本人的PLD产品MAX系列/FLEX/ACEX/APEX系列称为CPLD。由于FLEX/ACEX/APEX系列也是SRAM型，需外接配置用的EPROM下载，很多人把Altera的FLEX/ACEX/APEX系列产品也称为FPGA。本

3、讲所指PLD主要指SPLD。根本构造：与门阵列+或门阵列与门阵列接纳外部输入变量，产生由输入变量组成的与项。或门阵列接纳与门阵列输出的与项，产生用与或表达式表示的逻辑函数。在根本构造的根底上，添加诸如输入缓冲器、输出存放器、内部反响、输出宏单元等，即可构成各种不同类型、不同规模的PLD。PLD器件的根本构造PLD器件的逻辑关系表示输入缓冲电路PLD器件的衔接关系表示法未编程的内部构造已编程的内部构造SPLD器件的分类PLD器件按编程部位分类 PROM、PAL和GAL只需一种阵列可编程，为半场可编程逻辑器件；而PLA的与阵列和或阵列均可编程，为全场可编程逻辑器件。 GAL用输出逻辑宏单元OLMC

4、取代了固定输出电路，运用方便、灵敏、运用广泛。PLD的阵列构造PROM的阵列构造 PLA的阵列构造 PAL、GAL的阵列构造PLD器件的优点1. 提高了功能的集成度 ：PLD器件较中小规模集成芯片具有更高的功能集成度，普通来说一片PLD器件可替代420片的中小规模集成芯片，而更大规模的PLD如CPLD、FPGA)普通采用最新的集成电路消费工艺及技术，可到达极大的规模，这些器件的出现降低了电子产品的本钱和减少了电子产品的体积。 2. 加快了电子系统的设计速度 ：一方面由于PLD器件集成度的提高，减小了电子产品设计中的布线时间及器件的安装时间；另一方面由于PLD器件的设计是利用计算机进展辅助设计的

5、，其可以经过计算机的辅助设计软件对设计的电路进展仿真和模拟，减小了传统设计过程中的调试电路的时间，另外由于PLD器件是可擦除和可编程的，故即使设计有问题修正也是很方便的。 3. 高性能：由于PLD器件在消费过程中采用了最新的消费工艺及技术，故PLD器件的性能优于普统统用的器件，其速度普通比通用器件速度高一到两个数量级，另外由于器件数量的减少，降低了电路的总功耗。4. 高可靠性：器件数量减少，导致PCBPrinted Circuit Board，印刷电路板的布线、交叉干扰减少，系统运转更可靠。 5. 本钱低：设计、安装、调试、维修、器件种类库存等方面的本钱下降，从而使电子产品的总本钱降低，提高了

6、产品的竞争力。 ROM的普通构造如右图所示，有选择存储位置的地址译码器、存放数据的存储矩阵、提取数据的输出通路。 存储单元可由二极管、三极管或场效应管构成，原理图如下。ROM和PROM二极管构成的ROM模型 一次可编程ROMPROM 器件在出厂时每个单元内容全部为1,假设希望某一单元存放数据0,只须将该结点对应的熔断丝烧断即可 。缺乏：由于在半导体电路中参与了金属丝，使消费工艺变得复杂； 由于可编程的部分是由熔断丝构成的，一旦内容写错，其芯片只能报废。 紫外光可擦除ROMU-EPROM 其明显的特征是在正中间有一个玻璃窗口，该窗口可让紫外光经过，用紫外光照射1020分钟，内部数据将全部擦除，这

7、时可以再经过编程的方法写入新数据。 电可擦除可编程ROMEEPROM 擦除和编程均用电完成。只读存储器通常有：掩膜式ROM、一次可编程ROMPROM、紫外光可擦除ROMU-EPROM、电可擦除ROMEEPROM等几种类型。存储容量字线数位线数2nb位存储单元地址ROM的构造ROM的任务原理44位ROM地址译码器存储体存储内容A1=0A0=0W0=1W1=0W2=0W3=0D3=1D1=1D0=1D2=0A1=0A0=1W0=0W1=1W2=0W3=0D3=0D1=0D0=1D2=1A1=1A0=0W0=0W1=0W2=1W3=0D3=1D1=0D0=0D2=1A1=1A0=1W0=0W1=0W

8、2=0W3=1D3=0D1=1D0=1D2=1ROM的简化画法地址译码器产生了输入变量的全部最小项存储体实现了有关最小项的或运算与阵列固定或阵列可编程衔接断开PROM的运用PROM可以用来实现恣意组合逻辑电路的功能。用PROM进展逻辑设计的普通步骤如下：列出真值表。根据设计要求，确定电路的输入变量和输出函数，并用真值表描画电路输出与输入的逻辑关系。画出阵列图。将电路的输入变量作为PROM的输入，并根据真值表中各变量取值下的函数值对PROM或门阵列进展编程。此前我们实现组合逻辑函数的方法有哪些？1、用ROM实现组合逻辑函数逻辑表达式真值表或最小项表达式 1 1 按A、B、C、D陈列变量，并将Y1

9、、Y2扩展成为4变量的逻辑函数。 2 2 选择ROM，画阵列图2、用ROM作函数运算表用ROM构成能实现函数yx2的运算表电路。例设x的取值范围为015的正整数，那么对应的是4位二进制正整数，用BB3B2B1B0表示。根据yx2可算出y的最大值是152225，可以用8位二进制数YY7Y6Y5Y4Y3Y2Y1Y0表示。由此可列出YB2即yx2的真值表。真值表逻辑表达式阵列图3、用ROM作字符发生器电路用ROM存储字符Z输出缓冲器A2A1A0 D4 D3 D2 D1 D0地址译码器4、四位二进制码格雷码的PROM实现演示可编程逻辑阵列PLAPLA的逻辑构造PLA可以分为组合PLA和时序PLA两种类

10、型。组合PLA的逻辑构造可编程的与门阵列+可编程的或门阵列与门阵列编程产生用户安排的与项，或门阵列编程实现函数所需的与项相或。时序PLA的逻辑构造组合PLA+触发器网络触发器网络接受时钟脉冲、复位信号以及由或门阵列产生的鼓励函数，其输出形状反响到与门阵列的输入，和输入变量一同产生输出函数和鼓励函数所需的与项。与门阵列或门阵列触发器组X1x2y1yrY1YrZ1 ZmCP RESET时序PLA构造图PLA在逻辑设计中的运用采用PLA可以实现恣意组合逻辑电路和时序逻辑电路的功能。设计的步骤如下；求出函数的最简“与-或表达式。利用组合电路的真值表或时序电路的形状表，求出电路中各函数的最简“与-或表达

11、式。化简时应充分思索各函数对与项的共享，力求减少不同与项的数目。多输出函数的最简规范是什么？画出阵列图。根据各函数的最简“与-或表达式，画出PLA的阵列图。1、四位二进制码格雷码的PLA实现演示解：该问题的设计包含两部分，一部分是按照同步时序电路的设计方法设计一个8421码加1计数器；另一部分是按照组合电路设计方法设计一个将8421码转换成七段显示码的代码转换电路。 首先，作出8421码加1计数器的形状表，2、用PLA设计一个8421码加1计数器，并用七段显示器显示计数形状。Q4 Q3 Q2 Q1Q4(n+1)Q3(n+1)Q2(n+1)Q1(n+1)0 0 0 00 0 0 10 0 0 1

12、0 0 1 00 0 1 00 0 1 10 0 1 10 1 0 00 1 0 00 1 0 10 1 0 10 1 1 00 1 1 00 1 1 10 1 1 11 0 0 01 0 0 01 0 0 11 0 0 10 0 0 0假定采用JK触发器作为存储元件，根据形状表和JK触发器的鼓励表，可得到触发器的鼓励函数表达式： 鼓励函数共包含4个不同“与项：Q3Q2Q1 ，Q1 ，Q2Q1 ，Q4Q1 。 假定七段显示译码器的输出为高电平有效，可作出8421码转换为七段显示码的真值表如表8.5所示。 演示可编程阵列逻辑PALPAL器件按其输出电路的构造来分，有五种方式：1公用输出的根本门阵列构造 或门输出接一个同相缓冲器时，输出函数为高电平有效如PAL10H8；假设接一个反相缓冲器时，输出函数为低电平有效如PAL10L8。2带反响的可编程I/O构造异步可编程I/O构造 输出电路由一个三态门和一个互补反响缓冲器组成。3带反响的存放器输出构造 在或门输出后面接一个同步D锁存器，锁存器Q端经三态门输出。4加异或、带反响的存放器输出构造 在带反响的存放器输出构造的根底上添加一个异或门，是DFF的D端极性可以经过编程设置。5算术选通反响构造 经过添加反响选通电路，使之能实现多种算术运算功能。内部构造：与阵列固定，或阵列可编程运用时，要根据需求选择适