第5章MOS反相器(半导体集成电路共14章)(ppt可编辑修改)课件

1、半导体集成电路学校：西安理工大学院系：自动化学院电子工程系专业：电子、微电 时间：秋季学期2022/7/25第5章 MOS反相器MOS反相器的基本概念及静态特性电阻型反相器E/E MOS反相器E/D MOS反相器CMOS反相器 工作原理 CMOS反相器的静态特性 CMOS反相器的瞬态特性 MOS反相器的设计三态反相器2022/7/25一、MOS反相器的基本概念及静态特性输出= 3.3v3.3V输入=0v输入=3.3v输出= 0v3.3V电流OUTPUTINPUT0110OUTPUTINPUTINPUTOUTPUT1.MOS反相器基本概念2022/7/252.MOS反相器的静态特性VOHVOLV

2、out=VinVinVoutVILVIHVMVOH:输出电平为逻辑”1”时的最大输出电压VOL:输出电平为逻辑”0”时的最小输出电压VIL:仍能维持输出为逻辑”1”的最大输入电压VIH:仍能维持输出为逻辑”0”的最小输入电压VM（逻辑阈值）:输入等于输出电压传输特性2022/7/25噪声抑制与噪声容限VOHVOLVILVOHVIHVOL噪声最大允许电压噪声最小允许电压2022/7/25噪声抑制与噪声容限高噪声容限低噪声容限不定区VIHVIL10VOHVOLVNMHVNMLGate OutputGate InputVNML=VIL-VOLVNMH=VOH-VIH2022/7/25基本逻辑运算电路

3、-反相器1二、电阻负载型反相 器VDDRLVIN=VGSVOUT=VDS1. VIN=VOL0V时N管截止VOUTRLVDDVOUT=VDD驱动管负载2022/7/252. VIN=VOHVDD时N管导通,可将MOS等效为可变电阻RMOSVDDRLVIN=VGSVOUT=VDSVDDRLIRVOUTRMOS若RLRMOS则VOUT 02022/7/25 电阻负载型反相器电压传输特性VDDRLVOUTVINVINVOUTRL增大2022/7/25基本逻辑运算电路-反相器1输入输出关于负载电阻的讨论INPUTOUTPUT为了使反相器的传输特性好R负载驱动在驱动管开关断开时，负载电阻相对于开关的电阻

4、足够小在驱动管开关闭合时，负载电阻相对于开关的电阻足够大MOS晶体管的导通电阻随管子的尺寸不同而不同，通常在K欧数量级，假设它为3K欧，负载电阻取它的10倍为30K欧，用多晶硅作负载电阻时，如多晶硅的线宽为2微米的话，线长需为2mm。占面积很大，因此通常用MOS管做负载2022/7/25基本逻辑运算电路-反相器2nninout介绍饱和MOS负载反相器Vds=VgsVgs-Vth只要开通，则工作在饱和区VIN 0VOUT= VDD-VTHL当VGS=VDD-(VDD-VTHL)=VTHL时负载管关断驱动管截止VIN VDD驱动管非饱和导通,负载管饱和导通为使VOL接近0，要求gmLgmI有比电路

5、三、 E/E MOS反相 器2022/7/25 E/E MOS反相器电压传输特性VINnnVinVoutgmL/gmI减小VDD-VTVoutVin2022/7/25基本逻辑运算电路-反相器2采用耗尽型，VGS=0时,一直工作处于导通状态VIN 0VOUT= VDD驱动管截止VIN VDD驱动管非饱和导通,负载管饱和导通有比电路nninoutMEMD三、 E/D MOS反相 器2022/7/25KR增大nninoutVDD E/D MOS反相器电压传输特性2022/7/25由PMOS和NMOS所组成的互补型电路叫做CMOSC：complementaryVinVout四、 CMOS反相 器已成为

6、目前数字集成电路的主流2022/7/25 CMOS反相器工作原理VinVout当输入电压Vin为高电平时，PMOS截止，NMOS导通，Vout=0当输入电压Vin为低电平时，PMOS导通，NMOS截止，Vout=VDDVOL=0VOH=VDD在输入为0或1（VDD)时，两个MOS管中总是一个截止一个导通，因此没有从VDD到VSS的直流通路，也没有电流流入栅极，因此其静态电流和功耗几乎为0。这是CMOS电路低功耗的主要原因。CMOS电路的最大特点之一是低功耗。2022/7/25CMOS反相器的传输特性VDS=VoutVinVout-VGS=VDD-Vin-VDS=VDD-VoutVGS=VinN

7、MOSVinVtn 截止 Vin-VtnVout 非饱和 PMOS(VDD-Vin) VDD -Vout 非饱和 (VDD-Vin) +Vtp VDD -Vout 饱和 VinVout0VDDVDD(1)(2)(3)(4)(5)N截止P非饱和N饱和P非饱和N非饱和P饱和N非饱和P截止VtnVDDVtpVinVinVoutVtpVinVoutVtnVtnVinVGS-VTH, 工作在饱和区2022/7/25CMOS反相器的下降时间tfVin=VDD线性区VinVout2. VOUT 从VDD-VTH 下降到 10%VDDN管的VDS1(发生跳变)时：输出从“1”转变为“0”, 有电荷转移012.

8、当输入信号为VDD时：输出保持0不变，没有电荷转移CMOS反相器的功耗动态功耗静态功耗2022/7/25CMOS反相器的功耗功耗组成： 1. 静态功耗 2. 动态功耗1.静态功耗PS输入输出输出在输入为0或1（VDD)时，两个MOS管中总是一个截止一个导通，因此没有从VDD到VSS的直流通路，也没有电流流入栅极，因此其静态电流和功耗几乎为0。VinVout2022/7/25考虑扩散区与衬底之间的反向漏电流后，存在较小反向漏电流随着特征尺寸的减小，漏电流功耗变得不可忽视，减小漏电流功耗是目前的研究热点之一。2022/7/252.动态功耗PDVILVIHVinVout0VDDVDD(1)(2)(3

9、)(4)(5)N截止P非饱和N饱和P非饱和N非饱和P饱和N非饱和P截止 1. 短路电流功耗：在输入从0到1或者从1到0瞬变过程中，NMOS管和PMOS管都处于导通状态，此时存在一个窄的从VDD到VSS的电流脉冲，由此引起的功耗叫短路电流功耗。 CLVdd通常（开关频率较低时）为动态功耗的主要组成部分2. 瞬态功耗：在电路开关动作时，对输出端负载电容进行放电引起的功耗。2022/7/25瞬态功耗VinVoutCLVddE=CLVDD2Pdyn=E*f=CLVDD2f 为减小功耗需要减小CL ,VDD 和f 动态（翻转）的能量和功耗：与驱动器件的电阻无关每次翻转消耗的能量E2022/7/25短路电

10、流功耗VinVoutCLVddVoutiCtp2022/7/252022/7/252022/7/252022/7/25CMOS反向器的功耗表达式P=fCLK CL VDD2+ ISC tSC VDD fCLK+IDC VDD+ILeak VDD在此：CL为负载电容，VDD为电源电压， ISC为穿通电流的平均值，tSC为穿 通电流流过的时间 ，fCLK为时钟周期， IDC为直流电流，ILEAK为漏电流。2022/7/25CMOS 反相器版图PolysiliconInOutVDDGNDPMOS2lMetal 1NMOSContactsN Well2022/7/25Two InvertersConn

11、ect in MetalExample: CMOS Inverter Layout 2022/7/25Design Idea 2022/7/25Virtuoso and LSW 2022/7/25Drawing the N-Diffusion (Active) 2022/7/25The Gate Poly 2022/7/25Making Active Contacts 2022/7/25Covering Contacts with Metal-12022/7/25The N-Select Layer 2022/7/25Drawing the P-Diffusion (Active) 2022/

12、7/25Transistor Features 2022/7/25The P-Select Layer 2022/7/25Drawing the N-Well 2022/7/25Placing the PMOS and NMOS transistors 2022/7/25Connecting the Output 2022/7/25Connecting the Input 2022/7/25Making a Metal-1 connection for the Input 2022/7/25Power Rails 2022/7/25P-Substrate Contact 2022/7/25N-

13、Substrate Contact 2022/7/25Enclosing the substrate contact 2022/7/25Design Rule Checking 2022/7/25Final Layout 2022/7/25结 论 静态CMOS逻辑电路噪声容限较大CMOS电路的特点之一是功耗小，其静态功耗几乎为0CMOS反相器为无比反相器 CMOS反相器的PMOS和NMOS沟道宽的比值大约为2：1(L 相同)时，tPLH和tPHL大致相同，上升时间和下降时间也大致相同 为了减小tPHL（或下降时间tf）,可增大NMOS的尺寸 为了减小tPLH （或上升时间tr）,可增大PMOS的尺寸2022/7/25作 业考虑具有如下参数的