数字电子技术：第3章组合逻辑电路

1、第三章组合逻辑电路主要内容 分析方法 设计方法 常见的组合逻辑电路： 编码器、译码器、数据选择器、加法器、 数值比较器概述：1、组合逻辑电路：任意时刻的输出信号仅取决于该时刻的输入信号，与信号作用前电路原来的状态无关。2、时序逻辑电路：任意时刻的输出信号不仅取决于该时刻的输入信号，而且还取决于电路原来的状态，即与以前的输入信号有关。3、分析方法：根据逻辑图写出逻辑式并化简，填写真值表，分析逻辑关系。4、设计方法：分析实际问题找出输出与输入的逻辑关系，定义变量，填写真值表，写出逻辑式，化简，画出逻辑电路图。 组合逻辑电路的分析过程如下： (1) 由给定的逻辑电路图， 写出输出端的逻辑表达式； (

2、2) 化简并列出真值表； (3) 从真值表概括出逻辑功能； (4) 对原电路进行改进设计， 寻找最佳方案(这一步不一定都要进行)。3.1 组合逻辑电路的分析例1： 已知逻辑电路图，分析其功能。（1）写出逻辑表达式（2）列出真值表（3）概括出逻辑功能：A B CABACBCF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100000011000001010001000100010111 （4）进行简化改进11000110011111三变量多数表决器例2： 已知逻辑电路图，分析其功能。（1）写出逻辑表达式（2）列出真值表（3）概括出逻辑功能： （4）进行简化改进A

3、B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10000001000100000010000000100010001100110变量B与C的异或电路11100011001111FCB例3： 已知逻辑电路图，分析其功能。（1）写出逻辑表达式（2）列出真值表（3）概括出逻辑功能：两个一位二进制的加法电路（全加器）A B CiSCi+10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10110100100010111= 1= 1练习：分析电路逻辑功能。作业：分析如图组合逻辑电路，说明其功能。&ABCF1&ABCF23.2 组合逻辑

4、电路的设计 电路设计的任务就是根据功能设计电路。一般按如下步骤进行： (1) 将文字描述的逻辑命题变换为真值表，这是十分重要的一步。作出真值表前要仔细分析解决逻辑问题的条件， 作出输入、输出变量的逻辑规定，然后列出真值表。 (2) 进行函数化简， 化简形式应依据选择什么门而定。 (3) 根据化简结果和选定的门电路， 画出逻辑电路。例 2 设计三变量表决器，其中A具有否决权 解: 第一步：列出真值表。 设A、B、C分别代表参加表决的逻辑变量，F为表决结果。对于变量我们作如下规定：A、B、C为 1 表示赞成， 为 0 表示反对。F=1 表示通过，F=0 表示被否决。真值表如下 所示。（注意：A具有

5、否决权） ABCF00001111001100110101010100000111A变量具有否决权的三变量表决器真值表第二步： 函数化简 我们选用与非门来实现。画出卡诺图，其化简过程和逻辑电路如下图所示。ABC0001111001111ABAC&BACF 例 3 设计一个组合电路，将 8421BCD码变换为余 3 代码。 解: 这是一个码制变换问题。由于均是BCD码，故输入输出均为四个端点，其框图如图所示。按两种码的编码关系，可画出真值表。 码制变换电路ABCDWXYZ码制变换电路框图 ABCD000111101111100011110WABCBD0ABCD000111101111100011

6、110XBCBDBCD1ABCD0001111001100110000011110YCDCD 由于8421BCD码不会出现10101111这六种状态，故当输入出现这六种状态时，输出视为无关项。化简过程如下图所示；从真值表可看出 Z= 。000000000例3 逻辑图 11111ABCDZYXW&练习：（1）用与非门设计实现四变量多数表决器（四个变量中有多数变量为1时，输出为1）。作业：（1）设计一个数值检验电路，输入为8421码，要求当输入大于等于3、小于等于7时电路输出为1，否则电路输出为0。要求列出真值表、写出逻辑函数式并化简、画出逻辑电路图。（2）P1097，9-(1)（2）用与非门设计

7、实现三变量的非一致电路（当变量全部相同时输出为0，否则为1）。1. 半加器与全加器 （1）半加器设计 不考虑低位进位的加法，称为半加。A B S Ci+10 00 11 01 10 01 01 00 13.3 常用组合逻辑电路 （2）全加器设计 Ai Bi C i-1 Si C i+1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1考虑低位进位的加法，称为全加。由真值表得： 用异或门构成全加器 图4-1 四位串行进位加法器（74LS83） （3）多位二进制加法 串行进位：高位的加法运

8、算，必须等到低位的加法运算完成之后才能进行。 串行进位全加器表达式： 这样可得各位进位信号的逻辑表达式如下： 超前进位超前进位：各级进位都可同时产生，每位加法不必等待低位运算结果。 图 4-17 超前进位四位加法器74LS283 逻辑图与引脚(a) 逻辑图 (b) 引脚图 例 1: 试采用四位全加器完成 8421BCD码到余 3 代码的转换 例2: 试用全加器构成二进制减法器 解: 利用“加补”的概念，即可将减法用加法来实现全加器实现二进制减法电路 32104B3B2B1B0COSSSSCi“1”A3A2A1A0=1=1=1=1BBBB3210A3A2A1A0C42. 编码器与译码器 （1）编

9、码器 编码表 自然数 N二进制代码 A B C012345670 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1根据编码表得出逻辑表达式例1: 设计一个编码器，把 0、1、2、7 这八个数编成二进制代码。三位二进制编码方框图 三位二进制编码器 解： 将10 个数用四位二进制数表示。 自然数 N二进制代码 A B C D0123456789 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 18421BCD编码表 例2 将十进制数 0、1、2、9 编为 8421

10、BCD码。8421BCD码编码器 优先编码器的功能表： 优先编码器（74LS148）CS1表示无编码输出；CS0表示有编码输出。E0用于区分无编码输出的原因。练习：设计一个满足功能表要求的编码器 P109-15输入输出W3 W2 W1 W0F3 F2 F1 F00 0 0 10 0 1 00 1 0 01 0 0 00 1 1 11 0 1 11 1 0 11 1 1 0功能表 二、译码器 1、 38译码器3-8译码器74LS138的逻辑符号2、显示译码器（1）LED 显示器 共阴、共阳 字形码(a) 共阳极 (b) 共阴极 图4-41 发光二极管的伏安特性和驱动电路(a) 伏安特性； (b)

11、 集成与非门驱动电路 图 4 43 集成数字显示译码器74LS48 灭零输入灯测试灭灯输入灭零输出（熄灭输入信号）：当BI=0时，不管其它输入端状态如何，七段数码管均处于熄灭状态，不显示数字。（灯测试信号）：当BI=1，LT=0 时，不管输入DCBA状态如何，七段均发亮，显示“8”，它主要用来检测数码管是否损坏。（灭0输入）：当BI=LT=1，RBI=0 时，输入DCBA为0000，各段均熄灭，不显示“0”。而DCBA为其它各种组合时， 正常显示。它主要用来熄灭无效的前零和后零。（灭0输出）：当本位的“0”熄灭时，RBO=0，在多位显示系统中，它与下一位的RBI相连，通知下位如果是零也可熄灭。

12、 控制端的作用：74LS48显示译码器与LED的连接灭零输入灭灯输入灭零输出3、用译码器实现逻辑函数例13 用译码器设计两个一位二进制数的全加器。 解:A B C iSiCo0 0 0000 0 1100 1 0100 1 1011 0 0101 0 1011 1 0011 1 1 11用 3-8 译码器组成全加器 0Y1234567&BASCo74LS138C iA1A2A3E1E2aE2b1iYYYYYYY作业：P110193.3.3 数据选择器图 4 46 数据分配器方框图和开关比拟图 图 4 54 四选一MUX 图 4 51 四选一扩展为八选一 由图 4 - 50(b)可写出四选一数据

13、选择的输出逻辑表达式： 表 4 15 功能表 地址 选通 数据 输出 A1 A0EDF 0 00 11 01 110000D0D3D0D3D0D3D0D30D0D1D2D3集成数据选择器有如下几种：(1) 二位四选一数据选择器 74LS153(2) 四位二选一数据选择器 74LS157(3) 八选一数据选择器 74LS151(4) 十六选一数据选择器 74LS150比较两式得出：A1= R； A0 =A； D0 = ； D1= D2 = G； D3 = 1例1：用74LS153四选一数据选择器实现逻辑式A1= R； A0 =A； D0 = ； D1= D2 = G； D3 = 174LS151八选一数据选择器74LS151八选一数据选择器例2：用74LS151八选一数据选择器实现逻辑式令： A2 A A1 B A0 C D0 =D5D7D3 1 D1= D2 = D4 =