数字电路第8章

1、第第8 8章章 触发器与时序逻辑电路触发器与时序逻辑电路8.1 双稳态触发器双稳态触发器双稳态触发器输出有两种可能的状态：双稳态触发器输出有两种可能的状态：0 0、1 1； 输出状态不仅与现时的输入有关，还与输出状态不仅与现时的输入有关，还与原来的输出状态有关；原来的输出状态有关；触发器是有触发器是有记忆功能记忆功能的逻辑部件。的逻辑部件。按功能分类：按功能分类：RS触发器、触发器、D触发器、触发器、JK触发器、触发器、T触发器等。触发器等。8.1.1 RS触发器触发器反馈反馈两个输入端两个输入端两个输出端两个输出端R S逻辑符号逻辑符号(1)电路结构与符号电路结构与符号 1. 基本基本RS触

2、发器触发器QQRS & & G1G2若原状态：若原状态：1 10 0QQ1 11 10 00 01 10 01 10 0输出仍保持：输出仍保持：1 10 0QQ(2)工作原理工作原理输入输入 =0, =1时时RSQQRS & & G1G2若原状态：若原状态：0 01 11 11 11 10 01 10 0输出变为：输出变为：输入输入 =0, =1时时RS0 01 1QQ1 10 0QQQQRS & & G1G2若原状态：若原状态：1 10 01 10 01 10 01 11 1输出变为：输出变为：输入输入 =1, =0时时RS1 10 0QQ0 01 1QQQQRS & & G1G2若原状态：

3、若原状态：0 00 01 11 10 01 10 01 1输出保持：输出保持：输入输入 =1, =0时时RS0 01 1QQ0 01 1QQQQRS & & G1G2若原状态：若原状态：1 10 01 11 11 10 00 01 1输出保持原状态：输出保持原状态：输入输入 =1, =1时时RS0 01 1QQ0 01 1QQQQRS & & G1G2若原状态：若原状态：0 01 11 11 10 01 11 10 0输出保持原状态：输出保持原状态：输入输入 =1, =1时时RS1 10 0QQ1 10 0QQQQRS & & G1G20 00 01 11 1输出全是输出全是1 1输入输入 =

4、0, =0时时RS但当但当 = =0同时变为同时变为1 1时，当负脉冲消失时，当负脉冲消失后，触发器的状态将由偶然因素决定。后，触发器的状态将由偶然因素决定。RSQQRS & & G1G2(3)基本基本RS触发器的真值表触发器的真值表 1 1 11保持原状态保持原状态 01011010 00同时变为同时变为 后不确定后不确定 RSQQ(3)基本基本RS触发器的真值表触发器的真值表 1 1 保持原状态保持原状态 0 1 011 0 1 0 0 0 同时变为同时变为1 1后不确定后不确定 RSQQ触发器是双稳态器件，只要令触发器是双稳态器件，只要令 = =1 1，触发器即保持原，触发器即保持原状态

5、。稳态情况下，两输出互补。一般定义状态。稳态情况下，两输出互补。一般定义Q为触发器为触发器的状态。的状态。RS在控制端加入负脉冲，可以使触发器状态变化。在控制端加入负脉冲，可以使触发器状态变化。 端加入端加入负脉冲，使负脉冲，使Q=1 1， 称为称为“置位置位”或或“置置1 1”端。端。 端加入端加入负脉冲，使负脉冲，使Q=0 0， 称为称为“复位复位”或或“清清0 0”端。端。SSRRn1nQRSQ1 1 RS基本基本RS触发器的特性方程：触发器的特性方程：画出基本画出基本RS触发器的输出波形图。触发器的输出波形图。2. 可控可控RS触发器触发器时钟信号时钟信号直接置直接置0 0或置或置1

6、1 & &RSCPG1G2RSQQRS & & G3G4SRCP=0 0时时0 01 11 1触发器保持原状态触发器保持原状态SRQQRS & & G3G4 & &RSCPG1G2RSCP=1 1时时1 1RSSRQQRS & & G3G4 & &RSCPG1G2RSRS触发器的真值表触发器的真值表CPRSQ0 0 保持保持1 10 00 0保持保持1 10 01 11 10 01 11 10 00 01 11 11 11 1不确定不确定Q简化的功能表简化的功能表RS Qn+1 0 00 0Qn0 01 11 11 10 00 01 11 1不确定不确定 Qn+1 -下一个状态，即次态（下一个

7、状态，即次态（CP过后）过后）Qn-原状态，即现态原状态，即现态逻辑符号逻辑符号特性方程特性方程约束条件约束条件n1nQRSQ0 0SR画出画出RS触发器的输出波形触发器的输出波形 。CPRSQQSetReset使输出全为使输出全为1 1CP撤去后撤去后状态不定状态不定保持保持例例1. 可控可控JK触发器触发器与门控与门控RS触发器相比触发器相比QJS KQR 8.1.2 JK触发器触发器JK1 Q n+100Q n0 010111nQKJQQ & & & &CPG1G2G3G4功能表功能表逻辑符号逻辑符号JK1 Q n+100Q n0 010111nQ特性方程特性方程nnnQKQJQ1触发器

8、存在的问题触发器存在的问题计数脉冲必须严密配合，计数脉冲必须严密配合，CP脉冲不能太长，否则触脉冲不能太长，否则触发器将产生空翻现象（发器将产生空翻现象（CP=1 1期间，输出状态翻转若干次）。期间，输出状态翻转若干次）。为了解决空翻现象，可以为了解决空翻现象，可以采用主从方式触发的触发器。采用主从方式触发的触发器。2. 主从主从JK触发器触发器JKQQ & & & &CPG1G2G3G42.主从主从JK触发器触发器KJJK触发器的功能触发器的功能最完善，有两个最完善，有两个控制端控制端J、K。QQ1 1CF从从R2S2R1S1CF主主CPQQQQCPJK触发器的功能触发器的功能=0=0=0=

9、0被封锁被封锁保持原态保持原态J=K=0 0时：时：KJQQ1 1CF从从R2S2R1S1CF主主CPQQQQCP=1=1相当于相当于T触触发器发器T=1J=K=1 1时：时：KJQQ1 1CF从从R2S2R1S1CF主主CPQQQQCPJK触发器触发器的功能的功能=0 0=1 1 Qn=0 0时时0 01 1Qn+1=1 11 1J=1，K=0时：时：分两种情况分两种情况（Qn=0 0,Qn=1 1）KJQQ1 1CF从从R2S2R1S1CF主主CPQQQQCPJK触发器触发器的功能的功能=0 0=1 1 Qn=1 1时时10 00 00 0F主主被封被封保持原态保持原态Qn+1=1 1KJ

10、QQ1 1CF从从R2S2R1S1CF主主CPQQQQCPJK触发器触发器的功能的功能=1 1=0 0Qn+1=0 0同样原理：同样原理：J=0 0，K=1 1时：时：KJQQ1 1CF从从R2S2R1S1CF主主CPQQQQCP逻辑符号逻辑符号JK1 Q n+100Q n0 010111nQ功能表功能表特性方程特性方程nnnQKQJQ1时序图时序图CPKJQJQ 保持保持T4. 可控可控 T触发器触发器T=0 0时，触发器时，触发器状态状态不变不变特性方程特性方程T=1 1时，触发器时，触发器状态状态翻转翻转TQQ & & & &CPG1G2G3G4nnnQTQTQ1T等于等于1 1工作原理

11、工作原理1 10 00 01 10 01 11 11 10 0假设假设Qn=0 01 10 0来一个时钟翻转一次来一个时钟翻转一次T等于等于1 1时，触时，触发器在发器在CP的作的作用下不断翻转用下不断翻转G1、G2门被打开门被打开QQ & & & &CPG1G2G3G41 . D触发器触发器输入端输入端8.1.3 其它触发器及其逻辑功能的转换其它触发器及其逻辑功能的转换QQRS & & G3G4SR & &RS CPG1G2DCP=0时，时， G1、G2门被堵，输出保持原状态：门被堵，输出保持原状态：0 01 11 1保持保持QQRS & & G3G4SR & &RS CPG1G2DCP=1

12、时，时， G1、G2门被打开，输出由门被打开，输出由D决定：决定：若若D=01 10 01 11 10 00 01 1QQRS & & G3G4SR & &RS CPG1G2DCP=1时，时， G1、G2门被打开，输出由门被打开，输出由D决定：决定：若若D=11 11 10 00 01 11 10 0QQRS & & G3G4SR & &RS CPG1G2DDQn+1 0 00 01 11 1 真值表真值表逻辑符号逻辑符号特性方程特性方程DQn1C11DCPDQQ画出画出D触发器的输出波形。触发器的输出波形。例例2. T触发器触发器T=0 0时时CP不起不起作用，状态保作用，状态保持不变，持不

13、变，T=1 1来一个脉冲翻来一个脉冲翻转一次。转一次。TQQ1 1CF从从R2S2R1S1CF主主CPQQQQCP T 0 1 nQnQ1nQ功能表功能表逻辑符号逻辑符号 1TC1时序图时序图CPQT(1) JK触发器转换成触发器转换成D触发器触发器3. 触发器逻辑功能的转换触发器逻辑功能的转换C11K1JQQD CP1 1(2) JK触发器转换成触发器转换成T触发器触发器QQTCPC11K1J(3)D触发器转换成触发器转换成T触发器触发器QQCP1DC1 常用集成触发器及触发器的触发方式常用集成触发器及触发器的触发方式触发方式触发方式？研究翻转时刻与研究翻转时刻与时钟脉冲间的关系时钟脉冲间的

14、关系 电平触发方式电平触发方式电平电平触发触发正电平触发正电平触发负电平触发负电平触发CP=1 1 期间翻转期间翻转CP=0 0 期间翻转期间翻转例如：前面讲的例如：前面讲的D触发器就是电平触发方式。触发器就是电平触发方式。QQRS & & G3G4 & &RS CPG1G2DSR结构简单、速度快。结构简单、速度快。只要只要CP存在就可以翻转，容易造成空翻。存在就可以翻转，容易造成空翻。CPDQ电平触发的符号电平触发的符号C1QQC1QQ正电位触发正电位触发负电位触发负电位触发1)主从触发方式主从触发方式主从触发方式的翻转过程：主从触发方式的翻转过程：前沿处，输前沿处，输出交叉反馈出交叉反馈到

15、到F主主。后沿处，输出后沿处，输出传递到传递到F从从翻翻转完成。转完成。CPCP=1期间输入端控制期间输入端控制信号不容许变化信号不容许变化以主从触发的以主从触发的D触发器为例：触发器为例：CPDQ干扰干扰t1t2正确的输正确的输出波形出波形假设在假设在CP=1 1期间期间 D有一干扰有一干扰主从型的主从型的D触发器的触发器的输出波形如何？输出波形如何？CPDQt1t2Q第一个第一个CP到来到来时，时，Q 翻转。翻转。1 1QQ1 1CF从从R2S2R1S1CF主主CPQQQQCPD1 1CPDQt1t2Q第一个第一个CP的下降沿，的下降沿，Q翻转，输出反馈到翻转，输出反馈到F主主的的输入。输

16、入。1 10 01 10 0QQ1 1CF从从R2S2R1S1CF主主CPQQQQCPD1 1CPDQt1t2Q由于由于S1=0，t1时刻时刻Q 翻转为翻转为0。1 10 01 10 00 0QQ1 1CF从从R2S2R1S1CF主主CPQQQQCPD1 1CPDQt1t2Qt2时刻时刻Q 会再会再变为变为1 1 吗？吗？1 10 01 10 00 0QQ1 1CF从从R2S2R1S1CF主主CPQQQQCPD1 1CPDQt1t2Q1 10 01 10 00 01 10 0由于由于D=1,所以所以F主主被封。被封。D变为变为1 1后，后，Q 并不翻转为并不翻转为1 1。 ！QQ1 1CF从从

17、R2S2R1S1CF主主CPQQQQCPD1 1CPDQt1t2Q101 10 00 01 10 0第二个第二个 CP的下降沿，的下降沿，F从从按按F主主的输出翻转。的输出翻转。0 01 1QQ1 1CF从从R2S2R1S1CF主主CPQQQQCPD1 1QCPDQt1t2由于由于D在在CP=1 1期间有干扰，便产生了期间有干扰，便产生了错误的输出。因此，主从触发器不允许在错误的输出。因此，主从触发器不允许在CP=1 1期间有干扰，否则可能产生误动作。期间有干扰，否则可能产生误动作。主从触发方式在功能表中一般用主从触发方式在功能表中一般用“ ”表示。表示。n+1CPDQ0011主从型主从型D触

18、发器功能表触发器功能表逻辑符号逻辑符号QC1Q1D2)边沿触发方式边沿触发方式为了免除为了免除CP=1 1期间输入控制电平不许改期间输入控制电平不许改变的限制，可采用变的限制，可采用边沿触发边沿触发方式。其特点是：方式。其特点是：触发器只在时钟跳转时发生翻转，而在触发器只在时钟跳转时发生翻转，而在CP=1 1或或CP=0 0期间，输入端的任何变化都不期间，输入端的任何变化都不影响输出。影响输出。如果翻转发生在上升沿就称为如果翻转发生在上升沿就称为“上升沿触上升沿触发发”或或“正边沿触发正边沿触发”。如果翻转发生在下降。如果翻转发生在下降沿就称为沿就称为“下降沿触发下降沿触发”或或“负边缘触发负

19、边缘触发”。下面以边沿触发的下面以边沿触发的D触发器为例讲解。触发器为例讲解。设原态设原态Q=0 0并设并设D=1 11 1CP=0 0期间，期间， G3 、G4被锁，被锁，输出为输出为1 1。0 00 01 11 10 0QQG1G2 & & & & & &DCPG3G4G5G61G3 =1 1 、G4 =1 1反馈到反馈到G1 、G2的输入，的输入，G1 、G2输出输出为为0 0、1。00 01 11 11 11 10 01 10 0QQG1G2 & & & & & &DCPG3G4G5G6CP上升沿到上升沿到达时达时G3 、G4开启，使开启，使G3 =1 1，G4 =0 0。1 11 1

20、1 11 10 01 11 10 0Q翻转为翻转为1 10 0 1 1QQG1G2 & & & & & &DCPG3G4G5G6CP正沿过正沿过后，后， G4 =0 0将将G3封锁封锁,并使并使G2 =1 1，维持维持G4 =0 0。1 11 10 00 0 1 1因此以后因此以后CP=1 1期期间间D的变的变化不影响化不影响输出。输出。0 00 01 1其他情其他情况下况下 的的翻转，翻转，请大家请大家自己分自己分析。析。QQG G1 1G G2 2 & & & & & & & & & & & &D DCPCPG G3 3G G4 4G G5 5G G6 6CPDQn+10 Qn1 Qn 0

21、0 11 边沿触发的边沿触发的D触发器功能表触发器功能表正沿触发正沿触发逻辑符号逻辑符号C1QQ上升沿触发上升沿触发下降沿触发下降沿触发C1QQ1.在应用触发器时，要特别注意触发形在应用触发器时，要特别注意触发形式，否则很容易造成整个数字系统式，否则很容易造成整个数字系统工作不正常。工作不正常。2.边沿触发抗干扰能力强，且不存在空边沿触发抗干扰能力强，且不存在空翻，应用较广泛。翻，应用较广泛。应用举例应用举例 四人抢答电路四人抢答电路。四人参加比赛，每人。四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的一个按钮，其中一人按下按钮后，相应的指示灯亮，并且其他按钮按下时不起作用。指示灯亮，并

22、且其他按钮按下时不起作用。电路的核心是电路的核心是74LS175四四D触发器。它触发器。它的内部包含了四个的内部包含了四个D触发器，各输入、输出触发器，各输入、输出以字头相区别，引脚图见下页。以字头相区别，引脚图见下页。例例CLR1D C1QQCLR1D C1QQCLR1D C1QQCLR1D C1QQ1QQ11D2QQ22DGND4QQ44D3QQ33D时钟时钟清零清零UC公用清零公用清零公用时钟公用时钟74LS175引脚图引脚图赛前先清零赛前先清零输出为零发输出为零发光管不亮光管不亮1Q1Q2Q2Q3Q3Q4Q4QD1D2D3D4 CLRCP & & &清零清零CP+5VG1G2G30 0

23、反相端都为反相端都为1 11 1开启开启1Q1Q2Q2Q3Q3Q4Q4QD1D2D3D4 CLRCP & & &清零清零CP+5VG1G2G31 11Q1Q2Q2Q3Q3Q4Q4QD1D2D3D4 CLRCP & & &清零清零CP+5VG1G2G31Q若有一按钮被按下，若有一按钮被按下，比如第一个钮。比如第一个钮。=1 1=0 00 0被封被封这时其他按钮被这时其他按钮被按下也没反应按下也没反应0 0 时序电路必时序电路必然具有记忆功能，然具有记忆功能，因而组成时序电因而组成时序电路的基本单元是路的基本单元是触发器。触发器。 在数字电路中，凡是任一时刻的稳在数字电路中，凡是任一时刻的稳定输出

24、不仅决定于该时刻的输入，而且定输出不仅决定于该时刻的输入，而且还和电路原来的状态有关还和电路原来的状态有关者，都称为时者，都称为时序逻辑电路，简称序逻辑电路，简称时序电路时序电路。组合逻辑电路组合逻辑电路存储功能存储功能.XYZW8.2 8.2 时序逻辑电路的分析时序逻辑电路的分析所有触发器的状态都是在同一时钟所有触发器的状态都是在同一时钟信号作用下发生变化的时序逻辑电信号作用下发生变化的时序逻辑电路，称为路，称为同步时序逻辑电路。同步时序逻辑电路。所有触发器的状态不是在同一时钟所有触发器的状态不是在同一时钟信号作用下发生变化的时序逻辑电信号作用下发生变化的时序逻辑电路，称为路，称为异步时序逻

25、辑电路。异步时序逻辑电路。8.2.1 同步时序逻辑电路的分析同步时序逻辑电路的分析1. 分析步骤分析步骤（1）观察时序逻辑电路的输入、输出和状态变量）观察时序逻辑电路的输入、输出和状态变量（2）写出各个触发器的驱动方程（输入方程）写出各个触发器的驱动方程（输入方程）（3）写出时序电路的输出方程）写出时序电路的输出方程（4）写出时序电路的输出方程）写出时序电路的输出方程（5）由状态方程和输出方程构造状态图、状态表。）由状态方程和输出方程构造状态图、状态表。（6）如果电路不复杂，画出时序图。）如果电路不复杂，画出时序图。上述步骤不是每步都需要，可根据情况，灵活处理上述步骤不是每步都需要，可根据情况

26、，灵活处理2.分析举例：分析举例：（1）观察变量）观察变量输入变量输入变量X，输出变量，输出变量Z，状态变量，状态变量Q。&XZ（2）驱动方程（触发器的输入信号的表达式）驱动方程（触发器的输入信号的表达式）nQXnQXDQ 1&Q1DCPC11 1例例（3）状态方程）状态方程将触发器的驱动方程代入特性方程得到的方程将触发器的驱动方程代入特性方程得到的方程nQXnQXDnQ 1（4）输出方程）输出方程nXQZ 输入现态次态输出XQnQn+1Z0010100110001101（5）状态表）状态表（6）状态转换图）状态转换图用圆圈中的数字表示时序用圆圈中的数字表示时序电路的状态，用箭头表示电路的状态

27、，用箭头表示状态的变化。箭头上标注状态的变化。箭头上标注输入变量输入变量X输出变量输出变量Y。输入现态次态 输出XQnQn+1Z0 00 01 10 01 10 00 01 11 10 00 00 01 11 10 01 10 01 1X/Y1 1/0 01 1/1 10 0/0 00 0/0 08.2.2 异步时序逻辑电路的分析异步时序逻辑电路的分析 异步时序逻辑电路的分析与同步时序逻异步时序逻辑电路的分析与同步时序逻辑电路的分析基本相同。只是在分析时，辑电路的分析基本相同。只是在分析时，CP脉冲是一个必须考虑的逻辑变量。脉冲是一个必须考虑的逻辑变量。 分析图示电路的功能分析图示电路的功能例

28、例1.写出各个触发器的驱动方程：写出各个触发器的驱动方程：J3 = Q2 Q1 ， K3 1 1 J2 = K2 1 1 J1 = Q3 ， K1 1 1 2. 再列写状态转换表，分析其状态转换过程：再列写状态转换表，分析其状态转换过程： 1 0 0 0 0 0 0 0 1 1 1 1 0 1 1 1 1 1 1 0 0 10 0 1 2 0 0 1 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 0 0 1 1 0 0 3 0 0 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 4 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1

29、 1 1 1 1 1 0 0 0 0 5 1 1 0 0 0 0 0 0 1 1 1 1 1 1 0 0 1 1 0 0 0 0 0 0CP Q3n Q2n Q1n J3 = K3 = J2 = K2 = J1 = K1 = Q3n+1 Q2n+1 Q1 n+1 Q2nQn1 1 1 1 1 1 1 现态现态 驱驱 动动 端端 次态次态 1 1Q3n 如前所述，上图电路为如前所述，上图电路为异步五进制加法异步五进制加法 计数器。计数器。3. 波形图波形图 ( 略略 )0 0 0 0 0 01 1 0 0 0 00 0 1 1 1 10 0 0 0 1 10 0 1 1 0 00 0 1 1 0

30、 00 0 1 1 0 01 1 1 1 1 14. 状态转换图状态转换图计数器的功能计数器的功能 记忆输入脉冲的个数；用于定时、分频、记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运算等。产生节拍脉冲及进行数字运算等。计数器的分类计数器的分类同步计数器和异步计数器。同步计数器和异步计数器。加法计数器、减法计数器和可逆计数器。加法计数器、减法计数器和可逆计数器。有时也用计数器的计数容量有时也用计数器的计数容量(或称模数或称模数)来区来区分各种不同的计数器，如二进制计数器、十分各种不同的计数器，如二进制计数器、十进制计数器、二十进制计数器等。进制计数器、二十进制计数器等。8.3 典型

31、时序逻辑电路及其应用典型时序逻辑电路及其应用8.3.1 计数器计数器1. 二进制计数器二进制计数器 在同步计数器中，各个触发器都受同一时在同步计数器中，各个触发器都受同一时钟脉冲控制，因此，它们状态的更新几乎是钟脉冲控制，因此，它们状态的更新几乎是同时的，故被称为同时的，故被称为 “ 同步计数器同步计数器 ”。例例 3位二进制同步加法计数器位二进制同步加法计数器3位二进制同步加法计数器位二进制同步加法计数器(1) 同步二进制加法计数器同步二进制加法计数器分析步骤分析步骤:1） 先列写驱动方程：先列写驱动方程：J2 = K2 = Q1 Q0J1 = K1 = Q0J0 = K0 = 1 1Q0：

32、 来一个来一个CP，它就翻转一次；，它就翻转一次；Q1：当：当Q01时，它可翻转一次；时，它可翻转一次；Q2：只有当：只有当Q1Q01111时，它才能翻转一次。时，它才能翻转一次。2）再列写状态转换表，分析其状态转换过程。）再列写状态转换表，分析其状态转换过程。 2 0 0 0 0 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 3 0 0 1 1 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 1 1 14 0 0 1 1 1 1 1 1 1

33、 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 5 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 0 0 1 1 6 1 1 0 0 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 7 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 8 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0CP Q2n Q1n Q0n J2 = K2 = J1 = K1 = J0 = K0 = Q2n+1 Q1n+1 Q0 n+1Q1n Q0n

34、Q1n Q0nQ0nQ0n 原状态原状态 驱驱 动动 端端 下状态下状态CPQ0Q1Q23） 波形图如下波形图如下:思考题：思考题： 试设计一个试设计一个3位二进制同步减法计位二进制同步减法计数器电路。数器电路。 方法很简单。方法很简单。只需将只需将Q1的控制输入由的控制输入由Q0，变为，变为 ，将，将Q2的控制输入由的控制输入由Q1 Q0，变为变为 Q0 Q0 Q1 3位二进制同步加法计数器位二进制同步加法计数器(2) 4位二进制同步计数器位二进制同步计数器 74LS163 74LS163计数方式是同步的，它的清计数方式是同步的，它的清零方式零方式 也是同步的：即使控制端也是同步的：即使控制

35、端CLR0，清零目的真正实现还需等待下一个时钟脉清零目的真正实现还需等待下一个时钟脉冲的上升沿到来以后才能够实现。这就是冲的上升沿到来以后才能够实现。这就是“ 同步清零同步清零 ”的含义。的含义。16151413121110123456789QAQDQDQCQBQAQBQCUCCTTPPC1AABBCCDDCLRLOAD ENRC串行进串行进 位输出位输出 使能使能使能使能GND时钟时钟清除清除输出输出数据输入数据输入置入置入74LS16374LS 163 引脚图引脚图(1)74LS163 的介绍的介绍74LS163功能表功能表1 1 1 1 1 1 1 1 计计 数数0 0 1 1 1 1

36、1 1 x 保保 持持 1 1 0 0 1 1 1 1 x 保持保持 ( RC=0 ) x x 0 0 1 1 并并 行行 输输 入入x x x 0 0 清清 零零P T LOAD CLR CP 功功 能能 (3) 异步二进制加法计数器异步二进制加法计数器 在异步计数器中，有的触发器直接受输在异步计数器中，有的触发器直接受输入计数脉冲控制，有的触发器则是把其它触入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲，各个发器的输出信号作为自己的时钟脉冲，各个触发器状态变换的时间先后不一，故被称为触发器状态变换的时间先后不一，故被称为“ 异步计数器异步计数器 ”。3位二进制异步加

37、法计数器位二进制异步加法计数器 3位二进制位二进制异步异步加法计数器。加法计数器。Q21DQ11DQ01DQ2Q1Q0CP计数计数脉冲脉冲C1C1C1例例QQ01Q2Q1Q0 0 0 0 0 0 01 10 01 10 01 10 01 10 01 10 00 0 0 01 10 0 1 10 01 11 1 0 0 1 11 1 1 10 00 00 0 0 00 01 10 0 1 1思考题：思考题： 试画出试画出3位二进制异位二进制异步减法计数器的电路图，步减法计数器的电路图，并分析其工作过程。并分析其工作过程。优点优点：电路简单、可靠：电路简单、可靠缺点缺点：速度慢：速度慢Q21DQ1

38、1DQ01DQ2Q1Q0CP计数计数脉冲脉冲C1C1C13位二进制异步加法计数器位二进制异步加法计数器 方法很简单。方法很简单。只需将只需将Q1的控制输入由的控制输入由 ，变为变为Q0 ，将，将Q2的控制输入由的控制输入由 ， 变为变为Q1 Q0 Q0 Q0 Q1 CP计数计数脉冲脉冲3位二进制异步减法计数器位二进制异步减法计数器Q01DQ0Q11DQ1Q11DQ1C1C1C1(4) 中规模计数器组件介绍及其应用中规模计数器组件介绍及其应用 二二 - 五五 - 十进制计数器十进制计数器 74LS90 74LS90 内部含有两个独立的内部含有两个独立的 计数电路：计数电路：一个是模一个是模 2

39、计数器计数器(CPA为其时钟，为其时钟，QA为其输为其输出端出端)，另一个是模，另一个是模 5 计数器计数器(CPB为其时钟，为其时钟，QDQCQB为其输出端为其输出端)。 外部时钟外部时钟CP是先送到是先送到CPA还还 是先送到是先送到CPB，在，在QDQCQBQA这四个输出端会形成不这四个输出端会形成不同的码制。同的码制。1) 74LS90的介绍的介绍74LS 90原理电路图原理电路图 下面将给出它的原理电路图：下面将给出它的原理电路图：CPACPBR 0(1)R 0(2)R 9(2)R 9(1)NCNCUCCQAQDQBQCGND1234567141312111098QAQDQBQCR

40、9(2)R 9(1)R 0(2)R 0(1)CPBCPA74LS9074LS 90管脚分布图管脚分布图CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90R 0(1) R 0(2) R 9(1) R 9(2) QD QC QB QA 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 计数状态计数状态74LS 90功能表功能表74LS 90符号图符号图74LS 90功能表功能表归纳：归纳：

41、 1. 74LS 90在在“计数状态计数状态”或或“清零状清零状态态”时，均要求时，均要求R 9(1)和和R 9(2)中至少有一个中至少有一个必须为必须为“0”。 2. 只有在只有在R 0(1)和和R 0(2)同时为同时为 “1”时，时，它才进入它才进入“清零状态清零状态”；否则；否则 它必定处于它必定处于“计数状态计数状态”。 R 0(1) R 0(2) R 9(1) R 9(2) QD QC QB QA 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

42、0 0 0 0 0 0 0 0 0 计数状态计数状态 分析：计数时钟先进入分析：计数时钟先进入CPA时的计数编码。时的计数编码。CPACPCPBQBQDQCQA25QD QC QB 0 0 0 0 0 00 0 0 0 1 10 0 1 1 0 00 0 1 1 1 11 1 0 0 0 0结论：上述连接方式形成结论：上述连接方式形成 8421 码。码。QD QC QB CPB QA 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 1 1 0 0 2 0 0 0 0 1 1 1 1 3 0 0 1 1 0 0 0 0 4 0 0 1 1 0 0 1 1

43、5 0 0 1 1 1 1 0 0 6 0 0 1 1 1 1 1 1 7 1 1 0 0 0 0 0 0 8 1 1 0 0 0 0 1 1 9 0 0 0 0 0 0 0 0 0 十进十进 制数制数 计数时钟先进入计数时钟先进入CPB时的计数编码。时的计数编码。PCACPQA2CPBQBQDQC5QD QC QB 0 0 0 0 0 00 0 0 0 1 10 0 1 1 0 00 0 1 1 1 11 1 0 0 0 0结论：结论：上述连接方式上述连接方式形成形成 5421 码。码。QA QD QC QB CPA 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0

44、 0 0 0 1 1 0 0 2 0 0 0 0 1 1 1 1 3 0 0 1 1 0 0 0 0 4 1 1 0 0 0 0 0 0 5 1 1 0 0 0 0 1 1 6 1 1 0 0 1 1 0 0 7 1 1 0 0 1 1 1 1 8 1 1 1 1 0 0 0 0 9 0 0 0 0 0 0 0 0 0 十进十进 制数制数 74293 内部含有两个独立的内部含有两个独立的 计数电路：一计数电路：一个是模个是模 2 计数器，另一个是模计数器，另一个是模 8计数器。其时计数器。其时钟分别是钟分别是CLKA、CLKB。两个计数器有相同。两个计数器有相同的清零端的清零端R0(1)和和R

45、0(2)。可以接成二进制、八进。可以接成二进制、八进制和十六进制计数器。制和十六进制计数器。输入输出 R0(1) R0(2)CLKACLKBQ 1 1 1 1 清0 0 0 计数 0 0计数 构成构成BCD码六码六进制计数器。进制计数器。CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90QD QC QB QA0 0 0 0 0 0 0 00 0 0 0 0 0 1 10 0 0 0 1 1 0 00 0 0 0 1 1 1 10 0 1 1 0 0 0 00 0 1 1 0 0 1 1 0 0 0 0 0 0 0 0R 0(1) = QBR 0(2) =

46、QC令令即可即可CP 0 0 1 1 1 1 0 02) 74LS90的应用的应用例例讨论：讨论： 下述接法行不行下述接法行不行 ? 错在何处错在何处 ?注意：切不可将输出端相互短接注意：切不可将输出端相互短接 ！CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP 只有这样连接才是正确的。只有这样连接才是正确的。CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP& 用两片用两片74LS 90构成构成 三十六三十六 进制进制8421码码计数器。计数器。QD QC QB QA 0 0 0 0 0 0 0 0 0 0

47、 0 0 0 0 0 1 1 1 0 0 0 0 1 1 0 0 2 0 0 0 0 1 1 1 1 3 0 0 1 1 0 0 0 0 4 0 0 1 1 0 0 1 1 5 0 0 1 1 1 1 0 0 6 0 0 1 1 1 1 1 1 7 1 1 0 0 0 0 0 0 8 1 1 0 0 0 0 1 1 9 0 0 0 0 0 0 0 0 0 十进十进 制数制数 分析：分析：1. 如何解决片如何解决片间间进位问题进位问题 ？ 从右面的状态转换表从右面的状态转换表 中可以看到：个位片的中可以看到：个位片的 QD可以给十位片提供计可以给十位片提供计数脉冲信号。数脉冲信号。例例分析：分析

48、：2. 如何满足如何满足“三十六三十六 进制进制 ”的要求？的要求？十十 位位 个个 位位 0 0 3 5.共有共有36个个 稳定状态稳定状态 3 60 0 0 0( 00110011 01100110 ) 用两片用两片74LS 90构成构成三十六三十六进制进制8421码码计数器计数器CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS 90(十位十位)CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS 90(个位个位)&CP用用74LS 90构成构成 5421 码的码的六六进制计数器。进制计数器。 0 0 0 0 0 0 0

49、0 QA QD QC QB 0 0 0 0 0 0 1 1 1 0 0 0 0 1 1 0 0 2 0 0 0 0 1 1 1 1 3 0 0 1 1 0 0 0 0 4 1 1 0 0 0 0 0 0 5 1 1 0 0 0 0 1 1 6 1 1 0 0 1 1 0 0 7 1 1 0 0 1 1 1 1 8 1 1 1 1 0 0 0 0 9 0 0 0 0 0 0 0 0 0 十进十进 制数制数至此结束至此结束在此状态下清零在此状态下清零异步清零，此状态出异步清零，此状态出现时间极短，不能计现时间极短，不能计入计数循环。入计数循环。例例分析结果：分析结果：在在QAQDQCQB 1001

50、1001 时清零。时清零。CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP计数计数 脉冲脉冲CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP计数计数 脉冲脉冲8421码制下码制下： 在在QDQCQBQA 0110 0110 时清零时清零同为六进制计数器，两种码制不同接法的同为六进制计数器，两种码制不同接法的比较比较：5421码制下：码制下：在在QDQCQBQA 10011001 时清零时清零CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP计数计数 脉冲脉冲 用一片

51、用一片74LS163构成六构成六进制计数器。进制计数器。QD QC QB QA0 0 0 0 0 0 0 00 0 0 0 0 0 1 10 0 0 0 1 1 0 00 0 0 0 1 1 1 10 0 1 1 0 0 0 00 0 1 1 0 0 1 1六个六个 稳态稳态准备清零：准备清零： 使使 CLR 0 0(2). 74LS163 的应用的应用TPRCA B C DQBQCQDQALOADCLR74LS163&+5VCP1 11 1例例CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP计数计数 脉冲脉冲 在在QDQCQBQA 01100110

52、 时立即时立即清零清零 。 用一片用一片74LS 90构构成六进制计数器成六进制计数器: 用一片用一片74LS 163构构成六进制计数器成六进制计数器:在在QDQCQBQA 01010101 时时 准备清零准备清零 。LOADTPRCA B C DQBQCQDQACLR74LS163&+5VCP1 11 1例例例例 用用74LS163构成二十四进制计数器。构成二十四进制计数器。(1) 需要两片需要两片74LS163；(2). 为了提高运算速度，使用同步计数方式。为了提高运算速度，使用同步计数方式。 应该在应该在 QDQCQBQA QDQCQBQA 0001011100010111 时准备清零。

53、时准备清零。 QDQCQBQA QDQCQBQA CLR =LOADLOAD TPRCA B C DQBQCQDQCLR74LS163TPRCA B C DQBQCQDQACLR74LS163+5V+5VCPCLR例例8.3.2 寄存器寄存器 1 .数码寄存器数码寄存器 寄存器是计算机的主要部件之一，它用来寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。暂时存放数据或指令。4位数码寄存器位数码寄存器Q3Q2Q1Q0&A0A1A2A3CLR取数取数脉冲脉冲接收接收脉冲脉冲( CP )QQQQ1D C1QQQQ1D C11D C11D C12 . 移位寄存器移位寄存器 所谓所谓“移位移位”

54、，就是将寄存器所存各，就是将寄存器所存各位位 数据，在每个移位脉冲的作用下，向左数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它或向右移动一位。根据移位方向，常把它分成分成左移寄存器左移寄存器、右移寄存器右移寄存器 和和 双向移双向移位寄存器位寄存器3种。种。寄存器寄存器左移左移(a)寄存器寄存器右移右移(b)寄存器寄存器双向双向移位移位(c) 根据移位数根据移位数据的输入输出据的输入输出方式，又可将方式，又可将它分为它分为串串行输行输入串入串行输行输出出、串串行输行输入并入并行行输输出出、并并行输行输入入串串行输行输出出和和并并行输行输入并入并行输行输出出4种电路种电路

55、结构：结构：FFFFFFFFFFFFFFFF串入串出串入串出串入并出串入并出并入串出并入串出并入并出并入并出FFFFFFFFFFFFFFFF4位并入位并入 - 串出的左移寄存器串出的左移寄存器初始状态：初始状态： 设设A3A2A1A0 10111011在存数脉冲作用下，也有在存数脉冲作用下，也有 Q3Q2Q1Q010111011D0 0 0D1 Q0D2 Q1D3 Q2 下面将下面将重点讨论重点讨论 蓝颜色的蓝颜色的 那部分那部分电电路路的工作的工作原理。原理。QQQQQQQQ&A0A1A2A3SDRDCLRLOAD移位移位脉冲脉冲CP0串行串行输出输出数数 据据 预预 置置 3210存数存数

56、脉冲脉冲清零清零脉冲脉冲QQQQQQQQ移位移位脉冲脉冲CP0 0串行串行输出输出32101D1D1D1DC1C1C1C1D0 0 0D1 Q0 0D2 Q1 1D3 Q2 21 1 0 0 1 1 1 10 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q3Q2Q1Q0D3D2D1D0设初态设初

57、态 Q3Q2Q1Q0 101110111D1D1D1DQQQQQQQQ移位移位脉冲脉冲CP0 0串行串行输出输出3210C1C1C1C1用波形图表示如下：用波形图表示如下：1 1 0 0 1 1 1 10 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q3Q2Q1Q0D3D2D1D0设初态设初态Q

58、3Q2Q1Q0 10111011Q3Q2Q1Q0CPCP1 11 10 01 10 00 01 11 10 00 01 11 10 00 00 01 10 00 00 00 00 00 00 00 0移位移位脉冲脉冲QQQQQQQQCP0 0串行串行输出输出32101D1D1D1DC1C1C1C14位串入位串入 - 串出的串出的左移左移寄存器：寄存器：D0 0 0D1 Q Q0 0D2 Q Q1 1D3 Q Q2 24位串入位串入 - 串出的串出的右移右移寄存器：寄存器：D1 Q Q2 2D2 Q Q3 3D3 0 0D0 Q Q1 1移位移位脉冲脉冲QQQQQQQQCP0 0串行串行输出输出

59、32101D1D1D1DC1C1C1C1C1C1C1C11D1D1D1DQQQ3QQ移位移位脉冲脉冲CP0 0串行串行输出输出Q1Q2Q0 4位串入位串入 - 串出的串出的左移左移寄存器：寄存器：D0 “L”D1 Q0D2 Q1D3 Q2 4位串入位串入 - 串出串出的的右移右移寄存器：寄存器：D1 Q2D2 Q3D3 “R”D0 Q1 双向移位双向移位寄存器的寄存器的构成：构成： 只要设置一个控制端只要设置一个控制端S，当，当S0 0 时左移；而时左移；而当当S1 1时右移即可。时右移即可。 “ “L”即需左移即需左移的输入数的输入数据据 “ “R”即需右移即需右移的输入数的输入数据据D0

60、= SL SQ1 D2 = SQ1 SQ3 D3 = SQ2 SR D1 = SQ0 SQ2 集成组件集成组件 电路电路74LS194就是这样的就是这样的多功能移位寄存器。多功能移位寄存器。 UCCQAQBQCQDS1S0CP16151413121110913456782QAQBQCQDCP S1S0CLRLDCBARABCDRLCLRGND74LS194右移右移串行串行输入输入左移左移串行串行输入输入并行输入并行输入UCCQAQBQCQDS1S0CP16151413121110913456782QAQBQCQDCP S1S0CLRLDCBARABCDRLCLRGND74LS1940 0 1