D第3章组合逻辑电路_7989_5064_20141202004215

1、第第3章章 组合逻辑电路组合逻辑电路3.1 组合逻辑电路分析组合逻辑电路分析3.2 组合逻辑电路设计组合逻辑电路设计3.3 典型组合逻辑集成电路典型组合逻辑集成电路1112221212( ,)( ,)( ,)nnmmnyf a aayfa aayfa aa特点：特点：电路由电路由逻辑门逻辑门构成；构成；不含记忆元件；不含记忆元件；输出输出无反馈无反馈到输入的回路；到输入的回路；输出与电路输出与电路原来状态无关。原来状态无关。逻辑函数：逻辑函数：n个输入，个输入，1个输出个输出一组逻辑函数一组逻辑函数3.1 组合逻辑电路分析组合逻辑电路分析步骤如下：组合逻辑电路分析步骤如下：1根据逻辑电路，从输

2、入到输出，写出各级逻根据逻辑电路，从输入到输出，写出各级逻辑函数表达式，直到写出最后输出端与输入信辑函数表达式，直到写出最后输出端与输入信号的逻辑函数表达式；号的逻辑函数表达式；2将各逻辑函数表达式化简和变换，已得到最将各逻辑函数表达式化简和变换，已得到最简单的表达式；简单的表达式；3根据简化后的逻辑表达式列出真值表；根据简化后的逻辑表达式列出真值表；4根据真值表和逻辑表达式对逻辑电路分析，根据真值表和逻辑表达式对逻辑电路分析，最后确定其功能。最后确定其功能。-结论结论分析已知逻辑电路功能A B C F0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1

3、0 11 1 1 1真值表 因此该电路为因此该电路为少数服从多数少数服从多数电路，称表电路，称表决电路。决电路。解：（1）由电路图得逻辑表达式（2）由逻辑表达式得真值表ACBCABACBCABF （3）功能分析：）功能分析：多数输入变量为1，输出F为1；多数输入变量为0，输出 F为0。例 试分析右图所示逻辑电路的功能。&ABCF B A 1 C Y X Z 1 1 & & & & & & 例例 试分析下图所示组合逻辑电路的逻辑功能。试分析下图所示组合逻辑电路的逻辑功能。解：解：1、根据逻辑电路写出各输出端的逻辑表达式，并进行化、根据逻辑电路写出各输出端的逻辑表达式，并进行化简和变换。简和变换。

4、X = ABABAY CACAZ 2、列写真值表、列写真值表BABA CACA X = A真值表 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Z Y X C B A000011110011110001011010BABAY CACAZ 这个电路逻辑功能是对输入这个电路逻辑功能是对输入的二进制码求反码。最高位为的二进制码求反码。最高位为符号位，符号位，0 0表示正数，表示正数，1 1表示负表示负数，正数的反码与原码相同；数，正数的反码与原码相同；负数的数值部分是在原码的基负数的数值部分是在原码的基础上逐位求反。础上逐位求反。3 3、确定电路逻辑

5、功能、确定电路逻辑功能真值表真值表 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Z Y X C B A0000111100111100010110103.2 组合逻辑电路设计组合逻辑电路设计的一般步骤如下：组合逻辑电路设计的一般步骤如下：1逻辑抽象逻辑抽象（l）设置变量。）设置变量。（2）状态赋值。）状态赋值。（3）列真值表。）列真值表。2写出逻辑表达式写出逻辑表达式3选器件类型选器件类型4逻辑函数化简或变换逻辑函数化简或变换5画出逻辑电路图画出逻辑电路图输入变量输入变量例例3.2.1 设计一个逻辑电路供三人表决使用。原则是少数服从设计一个逻

6、辑电路供三人表决使用。原则是少数服从多数。多数。ABCY00000100110111100101011111011000三个人意见分别用逻辑变量三个人意见分别用逻辑变量A、B、C表示表示表决结果用逻辑变量表决结果用逻辑变量Y表示表示同意为逻辑同意为逻辑1，不同意为逻辑，不同意为逻辑0。表决通过为逻辑表决通过为逻辑1，不通过为逻辑，不通过为逻辑0。2.真值表真值表3.逻辑函数表达式逻辑函数表达式Y= ABC+ABC+ABC +ABC1011111010111111输出变量输出变量解：解：1.逻辑抽象逻辑抽象4.逻辑图逻辑图Y= ABC+ABC+ABC +ABCABY CAB CAB CAB C1

7、 YABBCACAB BC AC化简变换，与非门实现化简变换，与非门实现&ABCY例例 某火车站有特快、直快和慢车三种类型的客运列车进出，某火车站有特快、直快和慢车三种类型的客运列车进出，试用试用两输入与非门和反相器两输入与非门和反相器设计一个指示列车等待进站的逻设计一个指示列车等待进站的逻辑电路，辑电路，3 3个指示灯一、二、三号分别对应特快、直快和慢车。个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和慢车，要求当特快列车列车的优先级别依次为特快、直快和慢车，要求当特快列车请求进站时，无论其它两种列车是否请求进站，一号灯亮。请求进站时，无论其它两种列车是否请求进

8、站，一号灯亮。当特快没有请求，直快请求进站时，无论慢车是否请求，二当特快没有请求，直快请求进站时，无论慢车是否请求，二号灯亮。当特快和直快均没有请求，而慢车有请求时，三号号灯亮。当特快和直快均没有请求，而慢车有请求时，三号灯亮。灯亮。解：解：1、逻辑抽象、逻辑抽象。输入信号输入信号: I0、I1、I2分别为特快、直快和慢车的进站请求信号且分别为特快、直快和慢车的进站请求信号且有进站请求时为有进站请求时为1，没有请求时为，没有请求时为0。输出信号输出信号: L0、L1、L2分别为分别为3个指示灯的状态，且灯亮为个指示灯的状态，且灯亮为1，灯，灯灭为灭为0。输输 入入输输 出出I0I1I2L0L1

9、L2000000110001010001001根据题意列出真值表根据题意列出真值表2、根据真值表写出各输出逻、根据真值表写出各输出逻辑表达式。辑表达式。101IIL 2102IIIL L0 = I0输输 入入输输 出出I0I1I2L0L1L2000000110001010001001真值表真值表2、 根据真值表写出各输出逻辑表达式。根据真值表写出各输出逻辑表达式。101IIL 2102IIIL L0 = I000IL 101IIL 2102IIIL 3、 根据要求将上式变换为与非形式根据要求将上式变换为与非形式 I0 L0 L1 I1 I2 L2 & 1 1 1 & & 1 1 4、 根据输出

10、逻辑表达式画出逻辑图。根据输出逻辑表达式画出逻辑图。00IL 101IIL 2102IIIL 例例3.2.2 试设计一个码转换电路，将试设计一个码转换电路，将4位格雷码转换为自然二进位格雷码转换为自然二进制码。可以采用任何逻辑门电路来实现。制码。可以采用任何逻辑门电路来实现。解：解：(1) 明确逻辑功能，列出真值表。明确逻辑功能，列出真值表。设输入变量为设输入变量为G3、G2、G1、G0为格雷码，为格雷码，当输入格雷码按照从当输入格雷码按照从0到到15递增排序时，递增排序时，可列出逻辑电路真值表可列出逻辑电路真值表输出变量输出变量B3、B2、B1和和B0为自然二进制码。为自然二进制码。0 1

11、1 10 1 0 00 1 1 00 1 0 10 1 0 10 1 1 10 1 0 00 1 1 00 0 1 10 0 1 00 0 1 00 0 1 10 0 0 10 0 0 10 0 0 00 0 0 0B3 B2 B1 B0G3 G2 G1 G0输输 出出输输 入入1 1 1 11 0 0 01 1 1 01 0 0 11 1 0 11 0 1 11 1 0 01 0 1 01 0 1 11 1 1 01 0 1 01 1 1 11 0 0 11 1 0 11 0 0 01 1 0 0B3 B2 B1 B0G3 G2 G1 G0输输 出出输输 入入逻辑电路真值表逻辑电路真值表(2

12、) 画出各输出函数的卡诺图，并化简和变换。画出各输出函数的卡诺图，并化简和变换。33GB = =2B+2G3G2G3GG3G2G1G000011110000111100000111100110011B3G3G2G1G000011110000111100011001101010101B2 2G3G1B 1G 2G3G1G2G3G1G 2G3G1G(2G3G) ) 2G3G1G 2G3G) ) 2G3G1G 3G2G 1G0B 3G2G 1G 0GG3G2G1G000011110000111100110011010100101B1G3G2G1G000011110000111101001100110

13、100101B0(3) 根据逻辑表达式，画出逻辑图根据逻辑表达式，画出逻辑图 =1 B0 B1 B2 B3 G0 G1 G2 G3 =1 =1 3.3 典型组合逻辑集成电路3.3.1 编码器3.3.2 译码器3.3.3 数据选择器3.3.4 数值比较器3.3.5 算术运算电路3.3.1 编码器编码器 用文字、数码等字符表示特定对象的过程称为用文字、数码等字符表示特定对象的过程称为编码编码。在数字系统中，常采用多位二进制数码的组合对具有某在数字系统中，常采用多位二进制数码的组合对具有某种特定含义的信号进行编码。完成编码功能的逻辑部件种特定含义的信号进行编码。完成编码功能的逻辑部件称为称为编码器编

14、码器。 编码器有若干个输入，对每一个有效的输入信号，编码器有若干个输入，对每一个有效的输入信号，给予电平信号的形式表示的特定对象，产生唯一的一组给予电平信号的形式表示的特定对象，产生唯一的一组二进制代码与之对应。编码器是一个多输入、多输出电二进制代码与之对应。编码器是一个多输入、多输出电路，路，m个输个输入入信号，需要信号，需要n位二进制编码，显然位二进制编码，显然m应不应不大于大于2n。能将每一个编码输入信号变换为不同的二进制的代码输出。能将每一个编码输入信号变换为不同的二进制的代码输出。如如8线线-3线编码器：将线编码器：将8个输入的信号分别编成个输入的信号分别编成 8个个3位二进位二进制

15、数码输出。制数码输出。如如BCD编码器：将编码器：将10个编码输入信号分别编成个编码输入信号分别编成10个个4位码位码输出。输出。编码器的逻辑功能：编码器的逻辑功能：编码器的分类：普通编码器和优先编码器。编码器的分类：普通编码器和优先编码器。普通编码器普通编码器：任何时候只允许输入一个有效编码信：任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。号，否则输出就会发生混乱。优先编码器优先编码器：允许同时输入两个以上的有效编码信：允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高

16、的能按预先设定的优先级别，只对其中优先权最高的一个进行编码。一个进行编码。二进制编码器的结构框图二进制编码器的结构框图一、二进制编码器的工作原理一、二进制编码器的工作原理I0 I1 Yn-1 Y0 Y1 1n2-I二进制二进制 编码器编码器 2n个个 输入输入 n位二进位二进制码输出制码输出 (1) 4线线2线二进制编码器线二进制编码器1000010000100001Y0Y1I3I2I1I0 （2）逻辑功能表）逻辑功能表编码器的输入为高电平有效。编码器的输入为高电平有效。 Y1 Y0 I0 I1 I2 I3 （a）逻辑框图）逻辑框图4输输入入二进制码输二进制码输出出11011000321032

17、100321032101IIIIIIIIYIIIIIIIIY 与真值表与真值表区别？区别？10 1 2 30 1 2 300 1 2 30 1 2 3YI I I II I I IYI I I II I I I I0 I1 I2 I3 1 1 1 1 & & & 1 Y0 Y1 & 1 当所有的输入都为当所有的输入都为1时，时，Y1Y0 = ？Y1Y0 = 00无法输出有效编无法输出有效编码。码。结论：普通编码器不能同时输入两个以上结论：普通编码器不能同时输入两个以上的有效编码信号的有效编码信号 I0 I1 I2 I3 1 1 1 1 & & & 1 Y0 Y1 & 1 I2 = I3 = 1

18、 , I1= I0= 0时，时，Y1Y0 = ？ Y1Y0 = 00 二、优先编码器二、优先编码器 优先编码器的提出：优先编码器的提出： 实际应用中，经常有两个或更多输入编码信号同实际应用中，经常有两个或更多输入编码信号同时有效。时有效。 必须根据轻重缓急，规定好这些外设允许操作的先必须根据轻重缓急，规定好这些外设允许操作的先后次序，即优先级别。后次序，即优先级别。编码时：识别多个编码请求信号的优先级别，并进行编码时：识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器。相应编码的逻辑部件称为优先编码器。1 优先编码器线优先编码器线(42 线优先编码器线优先编码器)功能表功能

19、表输输 入入输输 出出I0I1I2I3Y1Y0100000100011010111高高低低逻辑表达式逻辑表达式逻辑电路（略）逻辑电路（略）输入编码信号高电平有效，输出为二进制代码输入编码信号高电平有效，输出为二进制代码输入编码信号优先级从高到低为输入编码信号优先级从高到低为I0I3输入为编码信号输入为编码信号I3 I0 输出为输出为Y1 Y03321IIIY+=33210IIIIY+= I0 Y0 I1 0 1 ENDEC/BIN 2 3 I2 I3 ENY1 1 2 会认：会认：8线线3线优先编码器线优先编码器74148编码输入编码输入I0I1I2I3I4I5I6I7使能输入使能输入S使能输

20、出使能输出YS扩展输出扩展输出YEX编码输出编码输出Y0Y1Y22. . 编码器编码器S=0Ii=1Ys=0Ys=1S=0YEX=07I0I2Y0Y：编码输出端。：编码输出端。SSS：使能输入端；：使能输入端；时，编码，时，编码，时，禁止编码。时，禁止编码。sYS：使能输出端，编码状态下（：使能输出端，编码状态下（=0=0），），若无输入信号，若无输入信号，sY=0=0。EXYS：扩展输出端，编码状态下（：扩展输出端，编码状态下（=0=0），），若有输入信号，若有输入信号，EXY=0=0。管脚定义：管脚定义：输入，低电平有效，优先级别依次为：输入，低电平有效，优先级别依次为0I7I。TTL集成

21、模块集成模块会认：会认：优先编码器优先编码器CD4532的示意框图、引脚图的示意框图、引脚图 CD4532 I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EI EO GS 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 I4 I5 I6 I7 EI Y2 Y1 GND VCC EO GS I3 I2 I1 I0 Y0 CMOS集成模块集成模块GS：组选信号，：组选信号，Group Selection，编码状态有输入，编码状态有输入EO：允许输出信号，：允许输出信号，Enable Output，编码状态无输入，编码状态无输入 I2 1 1 1 1

22、 1 1 1 1 1 1 1 & & 1 & 1 & & 1 & 1 GS 1 E1 1 & I1 I7 I6 I5 I4 I3 I0 EI Y2 Y1 Y0 CD4532电路图 优先编码器优先编码器CD4532功能表功能表输输 入入输输 出出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOLLLLLLHLLLLLLLLLLLLHHHHHHHLHLHHHLHLHLLHHLHHLHLLLHHLLHLHLLLLHLHHHLHLLLLLHLHLHLHLLLLLLHLLHHLHLLLLLLLHLLLHL用二片用二片CD4532构成构成1616线线-4-4线优先编码器线优先编码器, ,其逻辑图如

23、下其逻辑图如下图所示，试分析其工作原理。图所示，试分析其工作原理。 。 CD4532(II) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532(I) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS EI2 EO2 EI1 EO1 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS2 L2 GS GS1 G3 G2 G1 G0 L3 1 1 00 0 0 0 0 0无编码输出无编码输出00。 CD4532(II) I0 I1 I2 I3 I

24、4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532(I) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS EI2 EO2 EI1 EO1 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS2 L2 GS GS1 G3 G2 G1 G0 L3 1 1 1 1 11 1 0 0 0 00若无有效电平输入若无有效电平输入 1 0 1 1 1哪块芯片的优先级高？哪块芯片的优先级高？1若有有效电平输入若有有效电平输入001000。 CD4532(II) I0 I1 I2 I3

25、 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532(I) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS EI2 EO2 EI1 EO1 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS2 L2 GS GS1 G3 G2 G1 G0 L3 1 1 1 1 10 1 0 0 00若有效电平输入若有效电平输入 1 1 1 1100001三、二十进制编码器将十进制的十个数字09编成二进制代码的电路称为二十进制编码器，即将代表十进制数的十个输入信号I9I0分别编成对应

26、的BCD码输出。常用的有高位优先编码功能的编码器有74147、74LS147，也称为BCD码输出的10线4线优先编码器。 1 HPRI/BCD 2 3 4 5 6 8 A B C D 7 9 1 9 VCC 7 6 5 4 8 C B 74147 1 16 2 3 D NCA GND 8 9 (b) 引脚图引脚图 (a) 逻辑符号逻辑符号 输输 入入 输输 出出 9 8 7 6 5 4 3 2 1 D C B A 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 d 1 1 0 1 1 1 1 1 1 1 0

27、 d d 1 1 0 0 1 1 1 1 1 0 d d d 1 0 1 1 1 1 1 1 0 d d d d 1 0 1 0 1 1 1 0 d d d d d 1 0 0 1 1 1 0 d d d d d d 1 0 0 0 1 0 d d d d d d d 0 1 1 1 0 d d d d d d d d 0 1 1 0 (c) 功能表功能表 十十-BCD编码编码3.3.2 译码器译码器译码器的分类：译码器的分类：变量译码器变量译码器显示译码器显示译码器译码译码：译码是编码的逆过程，它能将二进制码翻译成代表某译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的信号。一特定含

28、义的信号。(即电路的某种状态即电路的某种状态)1 译码器的概念与分类译码器的概念与分类译码器译码器：具有译码功能的逻辑电路称为译码器具有译码功能的逻辑电路称为译码器。 译码器是多输入、多输出电路，对于译码器每一组输入编码，在若干个输出端中仅有一个端输出有效电平，其余输出端皆处于无效电平，这类译码器称为变量译码器。 假设一个变量译码器有n个二进制输人信号和m个输出信号，如果m=2n，就称为二进制全译码器，常见的二进制全译码器有2线4线译码器、3线8线译码器、4 线16线译码器等。如果m =1，表示，表示A大于大于BFBABA=FBAABBA+=FBA=一位数值比较器真值表一位数值比较器真值表10

29、011001010101010000FA=BFABBA输输 出出输输 入入2. 多位比较器多位比较器 在比较两个多位数的大小时，自高向低地逐位比较，只能在比较两个多位数的大小时，自高向低地逐位比较，只能在高位相等时，才需要比较低位。在高位相等时，才需要比较低位。 两位数值比较器逻辑图两位数值比较器逻辑图 A1 B1 A0 B0 1位位数数值值比比较较器器 1位位数数值值比比较较器器 A1B1 A1=B1 A1B1 A0B0 A0=B0 A0B0 G1 G2 & & G3 & 1 1 FAB FA=B FAB FAB = (A1B1) + ( A1=B1)(A0B0)FA=B=(A1=B1)(A

30、0=B0)FAB = (A1B1) + ( A1=B1)(A0BIABFA B3HLLA3 B2HLLA3 = B3A2 B1HLLA3 = B3A2 = B2A1 B0HLLA3 = B3A2 = B2A1 = B1A0 FBA FBA 高位片输出低位片 A0 B0 A1 B1 A2 B2 A3 B3 A4 B4 A5 B5 A6 B6 A7 B7 A0 B0 A1 B1 A2 B2 A3 B3 A0 B0 A1 B1 A2 B2 A3 B3 IAB IAB IA=B FAB FA=B FAB C0 IAB IAB IA=B FAB FA=B FAB C1 0 1 0 FAB FA=B FA

31、B B3A3B0A0B7A7B4A4用两用两片片74LS85组成组成16位数值比较器（串联位数值比较器（串联扩展方式）。扩展方式）。 A0 B0 A1 B1 A2 B2 A3 B3 A4 B4 A5 B5 A6 B6 A7 B7 A0 B0 A1 B1 A2 B2 A3 B3 A0 B0 A1 B1 A2 B2 A3 B3 IAB IAB IA=B FAB FA=B FAB C0 IAB IAB IA=B FAB FA=B FAB C1 FAB FA=B FAB 高位片 输出低位片B3A3B0A0B7A7B4A4B11A11B8A8B15A15B12A12 0 1 0 A0 B0 A1 B1

32、A2 B2 A3 B3 A4 B4 A5 B5 A6 B6 A7 B7 A0 B0 A1 B1 A2 B2 A3 B3 A0 B0 A1 B1 A2 B2 A3 B3 IAB IAB IA=B FAB FA=B FAB C0 IAB IAB IA=B FAB FA=B FAB C1 FAB FA=B FAB 采用串联扩展方式采用串联扩展方式数值比较器数值比较器用用7 74LS85组成组成1616位数值比较器的并联扩展方式。位数值比较器的并联扩展方式。 A0 B0 A12 B12 IAB IA=B IAB FAB FAB C3 A1 B1 A2 B2 A3 B3 A15 B15 A8 B8 A0

33、 B0 IAB IA=B IAB FAB FAB C2 A1 B1 A2 B2 A3 B3 A4 B4 A0 B0 A0 B0 IAB IA=B IAB FAB FAB C1 A1 B1 A2 B2 A3 B3 A0 B0 IAB IA=B IAB FAB FAB C0 A1 B1 A2 B2 A3 B3 B0 A1 B1 A2 B2 A3 B3 A0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 FAB FAB FA=B C4 IAB IA=B IAB B3A3B0A0B7A7B4A4B11A11B8A8B15A15B12A12输出输出 由于串联扩展方式中比较结果是逐级进位的，

34、级联芯片数越由于串联扩展方式中比较结果是逐级进位的，级联芯片数越多，传递时间越长，工作速度越慢。因此，当扩展位数较多时，多，传递时间越长，工作速度越慢。因此，当扩展位数较多时，常采用并联方式。常采用并联方式。 3.3.5 算术运算电路算术运算电路一、半加器和全加器一、半加器和全加器1半加器半加器 不考虑来自低位的进位的两个1位二进制数相加称为半加器。 2全加器全加器 在多位数加法运算时，除最低位外，其他各位都需要考虑低位送来的进位 。=1A&BSCCSBACOBiCi+1SiCiAiCOCI（1 1） 1 1位半加器（位半加器（Half Adder） 不考虑低位进位，将两个不考虑低位进位，将两

35、个1 1位二进制数位二进制数A、B相加的器件。相加的器件。 半加器的真值表半加器的真值表 逻辑表达式逻辑表达式1000C011110101000SBA 半加器的真值表半加器的真值表 A B =1 & C=AB BAS BABAS C = AB 逻辑图（2 2） 全加器（全加器（Full Adder） 1110100110010100全加器真值表全加器真值表 全加器能进行加数、被加数和低位来的进位信号相加，全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。并根据求和结果给出该位的进位信号。 0 1 0 1 1 0 1 0 Si Ai Ci-1 Bi 0 0 1 0

36、 0 1 1 1 Ci Ai Ci-1 Bi 111011101001110010100000CSCBAiiiii CBAABCCBACBACBASiiio)( CBAABBCACBAABC S A B Ci Co BA iCBA AB i)(CBA 1 CO CO A B S CO Ci C O C I 于是可得全加器的逻辑表达式为于是可得全加器的逻辑表达式为加法器的应用加法器的应用1110100110010100全加器真值表全加器真值表 111011101001110010100000CSCBAABC有奇数个有奇数个1时时S为为1；ABC有偶数个有偶数个1或全为或全为0时时S为为0。-用全

37、加器组成三位二进制代码用全加器组成三位二进制代码奇偶校验器奇偶校验器串行进位加法器串行进位加法器如图：用全加器实现如图：用全加器实现4位二进位二进制数相加。制数相加。低位全加器进位输出低位全加器进位输出高位全加器进位输入高位全加器进位输入注意：CI0=0和和进位B0CO1S0CI0A0COCIB1CO2S1A1COCIB2CO3S2A2COCIB3CO4S3A3COCI四位串行进位加法器四位串行进位加法器（3）快速进位集成）快速进位集成4位加法器位加法器74283 进位位直接由加数、被加数和最低位进位位进位位直接由加数、被加数和最低位进位位CI0形成。形成。直接形成进位低位进位低位进位四位加法

38、器的逻辑符号四位加法器的逻辑符号和和C3S0S1S2S3A0A1A2A3B2B0B1B3加数加数被加数被加数C0进位进位加法器级联实现多位二进制数加法运算加法器级联实现多位二进制数加法运算 进位进位B0B1B2B374283COCIA0A1A2A3S0S1S2 S3C7S4S5S6S7A4A5A6A7B6B4B5B7(1)(2)0进位进位74283COCIA0A1A2 A3S0S1S2S3B0B1B2 B3（4）减法运算）减法运算 在实际应用中，通常是将减法运算变为加法运算来处在实际应用中，通常是将减法运算变为加法运算来处理，即采用加补码的方法完成减法运算。理，即采用加补码的方法完成减法运算。

39、若若n位二进制的原码为位二进制的原码为N原原，则与它相对应的，则与它相对应的2 的补码为的补码为 N补补=2n N原原补码与反码的关系式补码与反码的关系式 N补补=N反反+1设两个数设两个数A、B相减，利用以上两式相减，利用以上两式可得可得A B=A+B补补 2n=A+B反反+1 2n1 1）A B 0的情况。的情况。2 2）A B 0的情况的情况。 结果结果表明，在表明，在AB 0时，时，如加补进位信号为如加补进位信号为1，所得的差，所得的差就是差的原码。就是差的原码。在在AB 0时，如加补后进位时，如加补后进位信号信号为为0 0，所得的差是差绝对，所得的差是差绝对值的补码。值的补码。A=0

40、101 ，B=0001A= 0001 ，B=0101 0 1 0 1 A 1 1 1 0 B反反 + 1 1 0 1 0 0 0 0 0 1 A 1 0 1 0 B反反 + 1 0 1 1 0 0 D3 D2 D1 D0 =11 =11 =11 =11 0 C 1 74HC283(II) A0 A1 A2 A3 B0 B1 B2 B3 S3 S2 S1 S0 CO V 1 C 1 1 74HC283(I) A0 A1 A2 A3 B0 B1 B2 B3 S3 S2 S1 S0 D3 D2 D1 D0 1 1 1 1 CO A0 A1 A2 A3 B0 B1 B2 B3 0110输出为原码的输出

41、为原码的4 4位减法运算逻辑图位减法运算逻辑图结果结果表明，在表明，在AB 0时，如加补进时，如加补进位信号为位信号为1，所得，所得的差就是差的原码。的差就是差的原码。在在AB 0时，如时，如加补后进位信号加补后进位信号为为0 0，所得的差是，所得的差是差绝对值的补码。差绝对值的补码。补码的补码是原码补码的补码是原码反码的反码是原码反码的反码是原码补码分为两种：补码分为两种：基数的补码基数的补码和和降基数的补码降基数的补码。前面介绍的十进制和二进制数都属于前面介绍的十进制和二进制数都属于原码原码。各种数制都有各种数制都有原码原码和和补码补码之分。之分。补充：补充：二进制正负数的表示及运算二进制

42、正负数的表示及运算 NNn 2补n是二进制数是二进制数N整数部分的位数。整数部分的位数。 二进制数二进制数N 的基数的补码又称为的基数的补码又称为2的补码，常简称为的补码，常简称为补码补码，其定义为，其定义为例：例：1010补补=24-1010=10000-1010=01101010.101补补=24-1010.101=10000.000- 1010.101 =0101.011二进制二进制原码原码、补码补码及及反码反码 1010.101反反=(24-2-3)-1010.101 =1111.111-1010.101 =0101.010n是二进制数是二进制数N整数部分的位数，整数部分的位数，m是是

43、N的小数部分的位数。的小数部分的位数。二进制正负数的表示及运算二进制正负数的表示及运算例：例：1010反反=(24-20)-1010=1111-1010=0101 二进制数二进制数N的降基数补码又称为的降基数补码又称为1的补码，习惯上称为的补码，习惯上称为反码反码，其定义为其定义为 NNmn)22(反二进制二进制原码原码、补码补码及及反码反码 N反反=01001001二进制正负数的表示及运算二进制正负数的表示及运算二进制二进制原码原码、补码补码及及反码反码 例：例：N =10110110 根据定义，二进制数的补码可由反码在最低有效位加根据定义，二进制数的补码可由反码在最低有效位加1得得到。到。

44、N补补= 无论是补码还是反码，按定义无论是补码还是反码，按定义再求补或求反一次，再求补或求反一次，将还原为原码。将还原为原码。01001001+ 00000001 0100101001001010即即N补补= N反反+1+1即即N补补补补= N原原二进制正负数的表示及运算二进制正负数的表示及运算例：例：(+43)D 二进制正负数的表示法有原码、反码和补码三种表示方法。二进制正负数的表示法有原码、反码和补码三种表示方法。对于对于正数正数而言，三种表示法都是一样的，即而言，三种表示法都是一样的，即符号位为符号位为0，随，随后是后是二进制数的绝对值二进制数的绝对值，也就是原码。，也就是原码。二进制正负数的表示法二进制正负数的表示法 符号位符号位绝对值绝对值 二进制负数的原码、反码和补码二进制负数的原码、反码和补码= 0 0101011例：例：-25原原= 1 0011001-25反反= 1 1100110-25补补=