第8章ProteusISIS的元件制作和层次原理图设计_3

1、第8章 Proteus ISIS的元件制作和层次原理图设计v8.1 原理图元件制作v8.2 元件的编辑v8.3 利用其他人制作的元件v8.4 层次原理图设计v8.5 模块元器件的设计v8.6 网络表文件的生成8.6.1 网络的相关概念8.6.2 网络表的生成v8.7 电气规则检查v8.8 元件报表 8.6 网络表文件的生成网络表文件的生成v无论是简单的原理图还是层次原理图都包括两类信息，即图形和电气连线。生成网络表的过程就是提取电气数据并用一种其他CAD程序能够使用的格式表示这些数据。但是，大多数供应商都是自成系统，所以网络表文件并没有统一的标准。在这种情况下，Proteus使用自己的文件格式

2、，称为“SDF(Schematic Description Formation)”，它设计紧凑，可读性好，非常容易处理，同时也是一种开放的文件格式。8.6.1 网络的相关概念网络的相关概念v所谓一个网络(net)就是彼此连接在一起的一组引脚。ISIS中的引脚由它所在元件的连接关系来定义，包括电气接口类型、引脚名或引脚号。网络可以被命名，网络表编译器的一个作用就是合并所有同名的网络，各组引脚的连接关系不一定需要用连线来表示，如果一个元件或几个元件的几个引脚同名，这些引脚会被认为在内部是互连的，这对于避免在一页上有过多交叉连线是非常有用的，同时这也为多页设计当中确定连接关系提供了方便。v以下两种命

3、名方式会被认为是一个网络：同一个线标号连接到一个网络和同一个逻辑终端连接到一个网络。如果以上情况使用了不同的名字，网络将呈现所有的名字，而且合并任何一个与这些名字相同的其他网络。最终的SDF文件将选择其中一个作为网络名。网络名按优先级递减顺序排列为v电源线和隐藏电源引脚 Power Rails & Hidden Power Pins；v双向终端 Bi-Directional Terminals；v输出终端 Output Terminals；v输入终端 Input Terminals；v一般终端 Generic Terminals；v总线单元和线标号 Bus Entries &

4、Wire Labels。v作为特殊情况，未命名的电源终端被认为是VCC，未命名的地终端被认为是GND。v网络名可以包含文字和数字符号、减号()、下划线(_)，还可以用空格、感叹号(!)和星号(*)，其中感叹号(!)和星号(*)具有特殊意义(后面将要提到)。另外，网络名对英文字母的大小写是有区别的。v元件库中的许多芯片都有隐藏的电源引脚。网络表生成器遇到这种情况将创建一个新的网络，并把隐藏引脚的名字分配给它。例如，一个7400将生成两个网络，14引脚VCC和7引脚GND。因为所有同名网络都会被合并，所以所有同名引脚会被连到一起。在一些设计中，特别当CMOS和TTL逻辑混合时，用户需要将两组隐藏的

5、电源引脚连接在一起，比如VCC和VDD、GND和VSS。这可以通过放置两个Generic Terminal，然后连线它们，如图8-66所示，并用合并的网络名标识它们。例如PSU(Power Supply Unit)电路的输出端，经常要连接好几个终端。 图8-66 两组隐藏的电源引脚连接在一起的方法VI1VO3GND2U17805GNDVSSVCCVDDv有些时候需要让隐藏的电源引脚连到不同的网络，这可以通过给带有隐藏电源引脚的元件添加用户名属性来实现。例如7404，当设置属性VCCVCC1，将强迫引脚14连接到VCC1。注意，在多元素元件(复合元件)中，比如7404，必须为所有的子元件添加这个

6、属性。操作的具体方法是，将光标放在元件上单击右键，选择“Edit Properties”(如图8-67所示)，打开图8-68中的“Edit Component”对话框，通过单击“Edit Component”对话框上的“Hidden Pin”按钮可以看到和编辑分配到元件的隐藏引脚的名字，如图8-68上面的小窗口所示。v在层次电路的设计中，如果需要在一个子页上做一个直连到另一页(Root或者Child)的连接，全局网络是非常有用的。图8-67 右键属性窗口 图8-68 Edit Component对话框v通常，用VSM调试一个设计时会有这种要求。ISIS网络中的感叹号(！)作为全局网络的一个标识

7、。例如，标有“！CLK”的终端将被认为连接到其他所有标有“！CLK”的终端上，也连接到根页面(主设计图)上仅标有CLK的终端上。但对电源网络，却不需要这样做，除非没有在【Design】【Edit Design Properties】对话框上取消“Global Power Nets？”选项。另外，未命名的电源和地实际上被认为是“！VCC”和“！GND”，所以也是全局的。v连接复合元件的内部子件(Inter-Element Connections for Multi-Element Parts)用来处理VSM模块创建时的不确定性。例如一个双路OP放大器1458(如图8-69所示)，很明显，这个模块

8、是由两个子件组成的复合元件，它们共用电源连接。如果1458只在OPAMP A上画有电源引脚，怎样确定OPAMP B的电源连接呢? 可以通过在A子件上加一个网络名为“*V+”的终端，来确定连接到同一个母元件的所有子件的对应网络上，也就是说，实现方法是通过把星号(*)作为前导符号。vISIS支持总线引脚和总线引脚之间的连线。通常情况下，直接划线操作即可，但在较复杂的情况下就必须注意ISIS的处理方法。在网络表编辑器中，所有的总线单元(引脚、终端和模块端口)都被分配一个总线范围。这要按照一定基准和宽度来执行，例如，总线 D0.7的基准为0，宽度为8。ISIS总线连接的基本原理是总线上所有单元(除了结

9、点处由总线标号)都按照基准对齐来连接。例如，两个总线引脚 D0.3和Q4.7连接，如果没有特定的标号，则D0连到Q4，D3连到Q7，以此类推。即使被连接的总线引脚是同一总线的不同段，基准原则仍然适用。不过为了使原理图清晰易读，用户一般都用总线标号进行标注，如图8-70所示。 1 2 3 4 5 6 7 8 - - + + A B 图8-69 双路OP放大器1458图8-70 总线引脚和总线引脚之间的连接v基准对齐原则唯一的例外情况是，在一个总线结点处汇集了几个总线段。这种情况下，总线段(Bus Section)以Like bit原则来组合。如图8-71所示的例子显示了一些总线引脚如何用总线标号

10、来表示交叉连接的。X0.7X0.3X4.7D0.3D4.7Q0.3Q4.7BB1BUSBOX4D0.7Q0.7BB2BUSBOX8 图8-71 总线引脚的交叉连接v在这个例子中，Q0连到D4，Q1连到D5，Q4连到D0，Q5连到D1，以此类推。需要强调的是，总线标号选择与总线引脚名是完全没有关联的。再次强调，基准对齐原则除了总线标号处以外，适用所有的情况。所以Q0.3和X4.7之间的连接关系是Q0连到X4，Q1连到X5，等等。v总线连接也可以像普通连线一样，不使用实际连线而通过使用总线标号和总线终端来实现，如图8-72所示。v如果省略了总线终端或标号范围，则使用所连接的总线段的范围。总线范围按

11、如下规则确定。D0.3D4.7Q0.3Q4.7BB1BUSBOX4D0.3D4.7Q0.3Q4.7BB2BUSBOX4X0.3X4.7X0.3X4.7图8-72 使用总线标号和总线终端连接总线v如果在总线段中有总线标号，这些标号将以Like bit原则组合。比如，某个结点上有X0.3和X4.7，将在该点上创建X0.7总线，若有X4.7和X8.11，则创建X4.11。v如果总线段上没有总线标号，则认为基准是0(因为引脚总是按基准对齐的)，宽度是最宽的引脚。考虑如图8-73所示的省略了总线标号范围的连接 D0.3D4.7Q0.3Q4.7BB1BUSBOX4D0.3D4.7Q0.3Q4.7BB2BU

12、SBOX4XXXX图8-73 省略了总线标号范围的连接v因为终端X的范围总是X0.3，所以图8-73实际上是将4条总线引脚连在一个4位总线上，而不是在Q与D之间创建8位总线。v注意：没有连接到总线引脚或者不带有总线范围标号或终端的总线段在ISIS中是不允许的，因为ISIS不能确定其内部连接的独立位的名字和编号。应该如图8-74所示这样使用。v有些情况下，需要把一个大的总线拆分成几个小总线，如图8-75所示，这里BUSBOX8的8位输出Q0.7被分成2个4位总线连到4_bit_wotsit子电路模块。在X4.7到D0.3的连接应用了基准对齐原则，可得到正确结果。标号X0.7在这个例子中实际上是多

13、余的，但不会影响正确性。 X0.7Y0.7图8-74 正确的使用方法 X0.3X4.7X0.7D0.7Q0.7BB1BUSBOX8D0.3M14_bit_wotsitD0.3M24_bit_wotsit 图8-75 总线的拆分 v综上所述，牢记以下两点：一是基准对齐原则，除非是总线标号在一个总线结点处被合并；二是仅在简单设计中使用没有范围的总线终端标号，没有标号的总线终端或模块端口将采用0基准。v8.6.2 网络表的生成网络表的生成v选择【Tools】【Netlist Complier】菜单项可以弹出一个对话框，如图8-76所示。在该对话框中可设置要生成的网络表的输出形式、模式、范围、深度及格

14、式。大多数情况，缺省设置就可以了。单击“OK”，就会为设计中的所有页生成一个平面的物理连接的网络表，如图8-77所示。图8-76 Netlist Complier对话框 图8-77 Netlist网络表v图8-76中各种控制功能介绍如下。vOutput：此项为网络表输出形式选择项。如图8-76选中“Viewer”选项时，输出网络表如图8-77所示，可以进一步单击“Save As”将其保存为“.TXT”文本文件；如果选中“File(s)”项，并且“Format”项选中“SDF”时，则可以输出一个“.SDF”格式文件。vMode：此项为网络表输出模式选择项，包括物理网络和逻辑网络两种模式。逻辑网络

15、包括引脚名，而物理网络包括引脚号。主要有用的是物理网络，像复合元件(如7400)的各个子件在外观上被组合到一起(例如作为U1)，而在逻辑网络表中它们仍分离体现，如U1：A、U1：B、U1：C、U1：D。逻辑网络表主要用于仿真，而物理网络表用于PCB设计。传输模式在ISIS中仅用于专业应用中，有专门的文档说明。vScope：此项为范围选择项，生成网络表的缺省范围是整个设计，即“Whole Design”选项。而“Current Sheet”选项仅生成当前已加载页面的网络表，这通常用于想要从子页中提取网络表的情况，例如要做一个“子卡”，在ARES中进行布线时这个子卡要单独设计，但它仍然是整个设计的

16、一部分，仍然需要仿真。vDepth：此项为网络表输出深度选择项。Depth的缺省模式是“Flatten”，这时，带子页的对象将被它们的实现电路所替代。如果没有选中“Flatten”选项，这种替代就不会发生，而且这种带子页的对象会出现在元件列表和网络表中。vFormat：此选项是和“Output”选项配合使用的，当“Output”选项选中“File(s)”之后，ISIS可以生成许多种格式的网络表。SDF是“Labcenter”的格式，其他格式则用于和第三方软件的接口，所以该选项一般选为“SDF”。v当生成网络表时，可能发生各种错误，最常见的就是两个元件重名。不论发生什么样的错误，都会弹出一个文本

17、来显示它，用户可以根据提示进行修改。8.7 电气规则检查电气规则检查v对设计完成之后的电路仍旧需要进行电气规则的检查，具体操作是先选择【Tools】【Electrical Rule Check】菜单项，出现电气规则检查报告，如图8-78所示。在此报告中提示网络表已经生成，没有发现电气错误，用户可以进行下一步操作。图8-78 电气规则检查报告8.8 元元 件件 报报 表表v原理图设计完成之后可以将其存盘保存，同时，也可以生成相关报表文件。具体操作如下。v选择【Tools】【Bill of Materials】菜单项，出现如图8-79所示下拉列表，有四种形式的报表文件可供选择，可根据需要分别生成如图8-80图8