第七章 组合逻辑电路

1、回首页2022年年6月月26日星期日日星期日1第第7章章 组合逻辑电路组合逻辑电路回首页2022年年6月月26日星期日日星期日2组合电路：组合电路：输出仅由输入决定，与电路当前状态无关；输出仅由输入决定，与电路当前状态无关；电路结构中电路结构中无反馈回路无反馈回路（无记忆）（无记忆）组 合 逻 辑 电 路I0I1In-1Y0Y1Ym -1输入输出),.,(. . ),.,(),.,(110111101111000nmmnnIIIfYIIIfYIIIfY组合逻辑电路的分析与设计方法组合逻辑电路的分析与设计方法回首页2022年年6月月26日星期日日星期日31 1、根据给定的逻辑电路图写出函数的逻辑

2、表达式。2 2、用卡诺图或公式法化简，求出最简与或表达式。3、列真值表。4、说明电路的逻辑功能。分析分析(电路电路功能功能)一般步骤为一般步骤为1 1 组合逻辑电路的分析组合逻辑电路的分析回首页2022年年6月月26日星期日日星期日4ABCY&逻辑图逻辑图逻辑表逻辑表达式达式 1 1 最简与或最简与或表达式表达式化简化简 2 ABY 1BCY 2CAY 31Y2Y3YY 2 CABCABY逐级写出ACBCABYYYY 321回首页2022年年6月月26日星期日日星期日5A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111最简与或最

3、简与或表达式表达式 3 真值表真值表CABCABY 3 4 电路的逻电路的逻辑功能辑功能是一种是一种3 3人表决人表决电路：电路：只要有只要有2票或票或3票同意，票同意，表决就通过。表决就通过。 4 回首页2022年年6月月26日星期日日星期日6Y31111ABCYY1Y21逻辑图逻辑图12312312YA B CYA BY YY YB A B C A B BYY YB 逻辑表逻辑表达式达式BABBABBACBAY最简与或最简与或表达式表达式回首页2022年年6月月26日星期日日星期日7真值表真值表A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 111

4、111100ABCY&用与非门实现用与非门实现输出Y只与输入A、B有关，而与输入C无关。Y和A、B的逻辑关系为：A、B中只要一个为0，Y=1；A、B全为1时，Y=0。所以Y和A、B的逻辑关系为与非运算关系。电路的逻辑功能电路的逻辑功能ABBAY回首页2022年年6月月26日星期日日星期日8设计设计(功能功能电路电路)设计一般步骤为1、逻辑抽象（、逻辑抽象（确定输入输出变量；设定变量；状态赋值）。2、列真值表。、列真值表。3、化简成最简表达式最简表达式。4、根据最简表达式或适当变形后的函数表达式，画出逻辑画出逻辑图。图。 2 2 组合逻辑电路的设计组合逻辑电路的设计回首页2022年年6月

5、月26日星期日日星期日9真值表真值表电路逻电路逻辑抽象辑抽象：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。设楼上开关为A，楼下开关为B，灯泡为Y。并设A、B闭合时为1，断开时为0；灯亮时Y为1，灯灭时Y为0。根据逻辑要求列出真值表。A BY0 00 11 01 10110回首页2022年年6月月26日星期日日星期日10逻辑表达式或逻辑表达式或化简化简BABAY已为最简与或已为最简与或表达式表达式逻辑变换逻辑变换逻辑电逻辑电路图路图ABY&ABY=1用与

6、非门实现BABAYBAY用异或门实现回首页2022年年6月月26日星期日日星期日11真值表真值表电路逻电路逻辑抽象辑抽象A B CYA B CY0 0 00 0 10 1 00 1 100001 0 01 0 11 1 01 1 10111ABCCABCBAmmmY765逻辑表达式逻辑表达式：用与非门设计一个举重裁判表决电路。设举重比用与非门设计一个举重裁判表决电路。设举重比赛有赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功

7、，并且其中有一个只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。为主裁判时，表明成功的灯才亮。设主裁判为变量设主裁判为变量A，副裁判分别为，副裁判分别为B和和C；表示成功与否；表示成功与否的灯为的灯为Y，根据逻辑要求列出真值表。，根据逻辑要求列出真值表。回首页2022年年6月月26日星期日日星期日12 ABC0001111001ABACY&卡诺图卡诺图最简与或最简与或表达式表达式化简逻辑变换逻辑变换逻辑电逻辑电路图路图化简111Y=AB +ACACABY回首页2022年年6月月26日星期日日星期日13练习：1 交通灯红，黄，绿，正常情况下，一盏灯亮。设计非

8、正常情况报警电路，并用电路图实现。 2 四台设备，每台用户均为10 KW，若这四台设备由F1，F2两台发动机供电，其中，F1的功率为10KW，F2的功率为20KW。四台设备不能同时工作，也不能均不工作。设计发动机供电电路。回首页2022年年6月月26日星期日日星期日14小结小结组合电路的特点：在任何时刻的输出组合电路的特点：在任何时刻的输出只取决于当时的输只取决于当时的输入信号入信号，而与电路原来所处的状态无关。，而与电路原来所处的状态无关。组合电路的逻辑功能可用逻辑图、真值表、逻辑表达式、组合电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图等卡诺图和波形图等5 5种方法种方法来描

9、述，它们在本质上是相通的，来描述，它们在本质上是相通的，可以互相转换。可以互相转换。组合电路的组合电路的分析步骤：分析步骤：逻辑图逻辑图写出逻辑表达式写出逻辑表达式化简化简列真值表列真值表逻辑功能描述。逻辑功能描述。组合电路的组合电路的设计步骤：设计步骤：列出真值表列出真值表写出逻辑表达式或写出逻辑表达式或画出卡诺图画出卡诺图逻辑表达式化简和变换逻辑表达式化简和变换画出逻辑图。画出逻辑图。回首页2022年年6月月26日星期日日星期日151 1、半加器、半加器半加器和全加器半加器和全加器 两个两个1位位二进制数进行相加而求得和及进位的逻辑电路称为半二进制数进行相加而求得和及进位的逻辑电路称为半加

10、器。加器。半加器真值表Ai BiSi Ci0 00 11 01 10 01 01 00 1iiiiiiiiiiBACBABABAS =1&AiBiSiCiAiBiSiCiCO半加器符号半加器电路图加数本位的和向高位的进位加法器加法器回首页2022年年6月月26日星期日日星期日162 2、全加器、全加器Ai Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1 AiBiCi-1000111100010111010 Si的卡诺图 AiBiCi-1000111100001010111 Ci的卡

11、诺图17421iiiiCBAmmmmS11iiiiiiiCBCACABAi、Bi：加数， Ci-1：低位来的进位，Si：本位的和， Ci：向高位的进位。 对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。回首页2022年年6月月26日星期日日星期日17全加器的逻辑图和逻辑符号全加器的逻辑图和逻辑符号=1&AiBiCi-1SiCi (a) 逻辑图 (c) 国标符号AiBiCi-1SiCiAiBiCi-1SiCi(b) 曾用符号CI CO&FA=117421iiiiCBAmmmmS11iiiiiiiCB CA CA B回首

12、页2022年年6月月26日星期日日星期日1811iiiiiiiCBCABAC 用用与门与门实现实现1111iiiiiiiiiiiiiCBACBACBACBAS Si Ci111 Ai Bi Ci-1&回首页2022年年6月月26日星期日日星期日19实现实现多位二进制数多位二进制数相加的电路称为相加的电路称为加法器加法器。1 1、串行进位加法器、串行进位加法器加法器加法器：把：把n位全加器串联起来，低位全加器的进位输出连接位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。到相邻的高位全加器的进位输入。 C3 S3 C2 S2 C1 S1 C0 S0C0-1A3 B3

13、 A2 B2 A1 B1 A0 B0COCOCOCOCICICICI：进位信号是由低位向高位逐级传递的，速度不高。：进位信号是由低位向高位逐级传递的，速度不高。回首页2022年年6月月26日星期日日星期日202 2、超前进位加法器、超前进位加法器11)( iiiiiiiiiCPGCBABAC进位表达式进位表达式 1001230123123233233323310012012122122212210010110111011100001000CPPPPGPPPGPPGPGCPGCCPSCPPPGPPGPGCPGCCPSCPPGPGCPGCCPSCPGCCPS11 iiiiiiCPCBAS和表达式和

14、表达式4 4位超前进位加法器递位超前进位加法器递推公式推公式回首页2022年年6月月26日星期日日星期日21 S0 S1 S2 S3 C3 C0-1 A0 B0 A1 B1 A2 B2 A3 B3 =1 & & 1 P0 G0 P1 G1 P2 G2 P3 G3 1 1 =1 & & & & =1 & & & C0 C1 C2 1 & & =1 =1 =1 =1 & =1 & & 回首页2022年年6月月26日星期日日星期日22小结小结 能对两个能对两个1 1位二进制数进行相加而求得

15、和及进位的逻辑电路位二进制数进行相加而求得和及进位的逻辑电路称为称为半加器。半加器。 能对两个能对两个1 1位二进制数进行相加并考虑低位来的进位，即相位二进制数进行相加并考虑低位来的进位，即相当于当于3 3个个1 1位二进制数的相加，求得和及进位的逻辑电路称为位二进制数的相加，求得和及进位的逻辑电路称为全加器。全加器。 实现多位二进制数相加的电路称为实现多位二进制数相加的电路称为加法器。加法器。按照进位方式的不同，加法器分为按照进位方式的不同，加法器分为串行进位加法器和超前进串行进位加法器和超前进位位加法器两种。串行进位加法器电路简单、但速度较慢，超加法器两种。串行进位加法器电路简单、但速度较

16、慢，超前进位加法器速度较快、但电路复杂。前进位加法器速度较快、但电路复杂。回首页2022年年6月月26日星期日日星期日23编码器编码器编码器（编码器（EncoderEncoder）的概念）的概念 用文字、符号或数码表示特定对象的过程称为用文字、符号或数码表示特定对象的过程称为编码编码。在。在数字电路中用二进制代码表示有关的信号称为二进制编码。数字电路中用二进制代码表示有关的信号称为二进制编码。 实现编码操作的电路就是实现编码操作的电路就是编码器编码器。按照被编码信号的不同特。按照被编码信号的不同特点和要求，有普通编码器、优先编码器、二点和要求，有普通编码器、优先编码器、二十进制编码器十进制编码

17、器之分。之分。 使用编码技术可以大大减少数字电路系统中信号传输使用编码技术可以大大减少数字电路系统中信号传输线的条数，同时便于信号的接收和处理。线的条数，同时便于信号的接收和处理。例如：一个由例如：一个由8 8个开关组成的键盘，个开关组成的键盘， 直接接入：需要直接接入：需要8 8条条信号传输线；信号传输线； 编码器：只需要编码器：只需要3 3条条数据线。数据线。（每组输入状态对应一（每组输入状态对应一组组3 3位二进制代码）位二进制代码）回首页2022年年6月月26日星期日日星期日24线线编码器线线编码器I3I4I5I6I7I0I1I2Y0Y1Y2输入：输入：I I0 0I I7 7 8 8

18、个高电平信号，个高电平信号，输出：输出：3 3位二进制代码位二进制代码Y Y2 2Y Y1 1Y Y0 0。 故也称为故也称为8 8线线3 3线编码器线编码器。普通编码器普通编码器 用用n n位二进制代码可对位二进制代码可对N N2 2n n个输入信号进行编码，个输入信号进行编码，输出相应的输出相应的n n位二进制代码。位二进制代码。特点特点：输入：输入I I0 0I I7 7当中只允许一个输入变量有效，即取值当中只允许一个输入变量有效，即取值为为1 1（高电平有效）。（高电平有效）。三位二进制普通编码器三位二进制普通编码器回首页2022年年6月月26日星期日日星期日253 3位二进制编码器的

19、真值表位二进制编码器的真值表回首页2022年年6月月26日星期日日星期日26753175310763276321765476542IIIIIIIIYIIIIIIIIYIIIIIIIIY I7I6I5I4 I3I2 I1 I0 Y2 Y1 Y0 I7I6I5I4 I3I2 I1 I0 Y2 Y1 Y0 (a) 由或门构成由或门构成 (b) 由与非门构成由与非门构成 1 1 1 & & & 逻逻辑辑表表达达式式逻辑图逻辑图回首页2022年年6月月26日星期日日星期日27一般编码器一般编码器输入信输入信号之间是互相排斥的，号之间是互相排斥的，在任何时刻只允许一个在任何时刻只允

20、许一个输入端请求编码，否则输入端请求编码，否则输出发生混乱。输出发生混乱。 优先编码器则允许优先编码器则允许多个输入信号同时多个输入信号同时要求编码。要求编码。优先编码器的输入信号有不同的优先级别，多于一个优先编码器的输入信号有不同的优先级别，多于一个信号同时要求编码时，只信号同时要求编码时，只对其中优先级别最高对其中优先级别最高的信号的信号进行编码。因此，在编码时必须根据轻重缓急，规定进行编码。因此，在编码时必须根据轻重缓急，规定好输入信号的优先级别。好输入信号的优先级别。 允许同时输入多数个编码信号，并只对其中允许同时输入多数个编码信号，并只对其中优先权最高的信号进行编码输出的电路。优先权

21、最高的信号进行编码输出的电路。二进制优先编码器二进制优先编码器回首页2022年年6月月26日星期日日星期日283 3位二进制优先编码器位二进制优先编码器 在优先编码器中优先级别高的信号排斥级别低的。在优先编码器中优先级别高的信号排斥级别低的。设设I I7 7的优先级别最高，的优先级别最高，I I6 6次之，依此类推，次之，依此类推，I I0 0最低。最低。功功能能表表输入高电输入高电平有效平有效输出以原输出以原码输出码输出回首页2022年年6月月26日星期日日星期日29124634656712345673456756770245345672345673456767714567456756767

22、72IIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIY逻辑表达式逻辑表达式回首页2022年年6月月26日星期日日星期日30逻辑图逻辑图111111&1&Y2 Y1 Y0I7 I6 I5 I4 I3 I2 I1 I08 8线线-3-3线线优优先先编编码码器器 如果要求如果要求输出输出以以反码输出反码输出、输入输入低电平有效低电平有效，只要在，只要在图中的每一个输出端和输入端都加上反相器就可以了。图中的每一个输出端和输入端都加上反相器就可以了。回首页2022年年6月月26日星期日日星期日31集成集成8

23、8线线3 3线优先编码器线优先编码器74LS14874LS148 1 1 1 1 1 1 1 1 1 1 1 1 & & & 1 & 1 & 1 YS YEX Y0 Y1 Y2 I0 I1 I2 I3 I4 I5 I6 I7 S G2 G1 G3 G4 G5 G6 回首页2022年年6月月26日星期日日星期日328 8线线3 3线优先编码器线优先编码器74LS14874LS148逻辑符号图逻辑符号图扩展电路功能：扩展电路功能：G门、门、G门、门、G门组成控制电门组成控制电路。路。S选通输入端，低电平有效。选通输入端，低电平有效。Ys选通输出端，低电平表示

24、选通输出端，低电平表示“电路工作，无编码信号输入电路工作，无编码信号输入”。YEX扩展输出端，低电平表示扩展输出端，低电平表示“电路工作，有编码信号输入电路工作，有编码信号输入”。SIIIIIIIIYS76543210SIIIIIIIIYEX)(76543210回首页2022年年6月月26日星期日日星期日3374LS14874LS148功能表功能表输输入入：逻辑：逻辑0(0(低电平）有效低电平）有效输输出出：反码输出：反码输出注意：注意：回首页2022年年6月月26日星期日日星期日34 I5 I4 I3 I2 I1 I0 I6 I7 Y0 Y1 Y2 YEX S YS 74LS148(1) A

25、15 A14 A13 A12 A11 A10 A9 A8 I5 I4 I3 I2 I1 I0 I6 I7 Y0 Y1 Y2 YEX S YS 74LS148(2) A7 A6 A5 A4 A3 A2 A1 A0 例：试用两片例：试用两片74LS14874LS148接成接成1616线线4 4线优先编码器，将线优先编码器，将A A0 0A A15151616个输入信号编为二进制编码个输入信号编为二进制编码Z Z3 3Z Z2 2Z Z1 1Z Z0 0=0000=000011111111。 其中其中A A1515的优先权最高，的优先权最高，A A0 0的优先权最低。的优先权最低。电路扩展应用：电路

26、扩展应用：输入信号的连接；输入信号的连接；级联问题（芯片工作的优先级）；级联问题（芯片工作的优先级）；输出信号的连接。输出信号的连接。解：输入信号解：输入信号 需用两片需用两片回首页2022年年6月月26日星期日日星期日35级联问题级联问题 I5 I4 I3 I2 I1 I0 I6 I7 Y0 Y1 Y2 YEX X S YS 74LS148(1) A15 A14 A13 A12 A11 A10 A9 A8 I5 I4 I3 I2 I1 I0 I6 I7 Y0 Y1 Y2 YEX S YS 74LS148(2) A7 A6 A5 A4 A3 A2 A1 A0 高优先级高优先级低优先级低优先级输

27、出信号输出信号A15A8A7A0编码编码10Z31 1 10 0 01 1 10 0 0Z2 Z1 Z001YEX(1)回首页2022年年6月月26日星期日日星期日36 I5 I4 I3 I2 I1 I0 I6 I7 Y0 Y1 Y2 YEX S YS 74LS148(1) A15 A14 A13 A12 A11 A10 A9 A8 I5 I4 I3 I2 I1 I0 I6 I7 Y0 Y1 Y2 YEX S YS 74LS148(2) A7 A6 A5 A4 A3 A2 A1 A0 1 Z3 G3 & Z2 G2 & Z0 G3 & Z1 G3 74LS14874LS

28、148扩展的扩展的1616线线4 4线优先编码器线优先编码器回首页2022年年6月月26日星期日日星期日37二二 十进制编码器十进制编码器1. 8421 BCD1. 8421 BCD码编码器码编码器输输入入1010个互斥的数码个互斥的数码输输出出4 4位二进制代码位二进制代码真真值值表表将将0 09 9十个十进制数转换为二进制代十个十进制数转换为二进制代码的电路，称为二码的电路，称为二十进制编码器。最十进制编码器。最常见的二常见的二十进制编码器是十进制编码器是84218421码编码码编码器。器。 回首页2022年年6月月26日星期日日星期日389753197531076327632176547

29、654298983IIIIIIIIIIYIIIIIIIIYIIIIIIIIYIIIIY逻辑表达式逻辑表达式 I9 I8 I7I6I5I4 I3I2 I1 I0 Y3 Y2 Y1 Y0 (a) 由或门构成由或门构成 1 1 1 1 I9 I8 I7I6I5I4 I3I2 I1 I0 (b) 由与非门构成由与非门构成 Y3 Y2 Y1 Y0 & & & & 逻辑图逻辑图回首页2022年年6月月26日星期日日星期日39I9 I8 I7 I6 I5 I4 I3 I2 I1 I0Y3 Y2 Y1 Y01 0 1 0 0 1 0 0 0 10 0 0 0 1 0 0 0 0

30、 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 11 0 0 11 0 0 00 1 1 10 1 1 00 1 0 10 1 0 00 0 1 10 0 1 00 0 0 10 0 0 08421 BCD8421 BCD码优先编码器码优先编码器真值表真值表输输入入：逻辑：逻辑1(1(高电平）有效高电平）有效输输出出：原码输出：原码输出回首页2022年年6月月26日星期日日星期日40逻辑表达式逻辑表达式12468346856878912345678934567895678978990245893458

31、9689789234567893456789678978914895896897894567895678967897892898993IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIY回首页2022年年6月月26日星期日日星期日41逻辑图逻辑图11111111 I9 I8 I7 I6 I5 I4 I3 I2 I1 I0 Y3 Y2 Y1 Y01 &1 &1&1在在每每一一个个输输入入端端和

32、和输输出出端端都都加加上上反反相相器器，便便可可得得到到输输入入和和输输出出均均为为反反码码的的 8 84 42 21 1 B BC CD D 码码优优先先编编码码器器。 回首页2022年年6月月26日星期日日星期日42 16 15 14 13 12 11 10 974LS147 1 2 3 4 5 6 7 8VCC NC Y3 I3 I2 I1 I9 Y0I4 I5 I6 I7 I8 Y2 Y1 GND集成集成1010线线-4-4线优先编码器线优先编码器引脚图引脚图输入低电平有效输入低电平有效输出以反码输出输出以反码输出回首页2022年年6月月26日星期日日星期日43 74LS14774LS

33、147功能表功能表01110111111111011011111110011011111111010111110101011111001011100010111110010110011111111111110123123456789 YYYYIIIIIIIII回首页2022年年6月月26日星期日日星期日44编码器小结编码器小结 用二进制代码表示特定对象的过用二进制代码表示特定对象的过程称为编码；实现编码操作的电路称程称为编码；实现编码操作的电路称为编码器。为编码器。 编码器分编码器分二进制编码器二进制编码器和和十进制十进制编码器编码器，各种编码器的工作原理类似，各种编码器的工作原理类似，设计方

34、法也相同。集成二进制编码器设计方法也相同。集成二进制编码器和集成十进制编码器均采用和集成十进制编码器均采用优先编码优先编码方案。方案。回首页2022年年6月月26日星期日日星期日45*模型模型A0A1An1Y0Y1Ym-1n线m线译码器2nm2nm2nm全译码器全译码器部分译码器部分译码器译码器译码器 把代码状态的特定含义翻译出来的过程称把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。为译码，实现译码操作的电路称为译码器。译码器就是把一种代码转换成另一种代码的电路。译码器就是把一种代码转换成另一种代码的电路。回首页2022年年6月月26日星期日日星期日46译码译码是是

35、编码编码的逆过程。的逆过程。 将表示特定意义信息将表示特定意义信息的二进制代码翻译出来。的二进制代码翻译出来。 译码器译码器( (即即 Decoder) ) 二进制二进制代码代码 与输入代码对应与输入代码对应的特定信息的特定信息 译码器译码器 实现译码功能的电路实现译码功能的电路 回首页2022年年6月月26日星期日日星期日47译码器译码器 二进制译码器二进制译码器 非二进制译码器非二进制译码器 荧光显示译码器荧光显示译码器 变量译码器变量译码器 显示译码器显示译码器 液晶显示译码器液晶显示译码器 按显示按显示材料材料 按显示按显示内容内容 发光二极管译码器发光二极管译码器 文字译码器文字译码

36、器 数字译码器数字译码器 符号译码器符号译码器 回首页2022年年6月月26日星期日日星期日48二进制译码器二进制译码器 设二进制译码器的设二进制译码器的输入输入端为端为n n个，则个，则输出输出端为端为2 2n n个，且对应于输入代码的每一种状态，个，且对应于输入代码的每一种状态，2 2n n个输出中只个输出中只有一个为有一个为1 1（或为（或为0 0），其余全为），其余全为0 0（或为（或为1 1）。）。 二进制译码器可以译出输入变量的二进制译码器可以译出输入变量的全部全部状状态，故又称为态，故又称为变量译码器变量译码器。A0A1An1Y0Y1Ym-1n线m线译码器2nm全译码器全译码器n

37、 n 位位二进制二进制代码代码 2 2n n 位位译码译码输出输出二进制二进制译码器译码器 回首页2022年年6月月26日星期日日星期日49输入输入输出输出A BY0 Y1 Y2 Y30 01 0 0 00 10 1 0 01 00 0 1 01 10 0 0 12 2线线4 4线译码器真值表线译码器真值表00mBAY 33mABY 22mBAY 11mBAY 逻辑函数：逻辑函数：2线线4线译码器电路线译码器电路2 2线线4 4线译码器线译码器回首页2022年年6月月26日星期日日星期日50S1,S2,S3为片选端，为片选端， S1=1,S2+S3=0 时，时，Gs输出高电平，译输出高电平，译

38、码器处于工作状态。码器处于工作状态。3 3线线8 8线译码器线译码器74LS13874LS138：控制电路：控制电路：回首页2022年年6月月26日星期日日星期日513 3线线8 8线译码器线译码器74LS13874LS138的功能表的功能表S1S2+S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y70 0 xxxx11111111x1 1xxx11111111100000 011111111000110 011111110010110 011111100111110 011111010011110 011110101111110 011101101111110 011011111111110

39、0输出输入片选选通，输入某种状态，则对应的最小项输出项为片选选通，输入某种状态，则对应的最小项输出项为0 0。回首页2022年年6月月26日星期日日星期日52 74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7逻辑功能示意图逻辑功能示意图74LS138 逻辑功能示意图逻辑功能示意图 3 3 位位二二进制码进制码输入端输入端8 8 个个译码输出端译码输出端低电平有效。低电平有效。使能端使能端 STA 高电平有效，高电平有效， STB、STC 低低电平有效电平有效，即当即当 STA = 1， STB = STC = 0 时时译码译码，否则禁

40、止译码。，否则禁止译码。回首页2022年年6月月26日星期日日星期日53例：试用两片例：试用两片3 3线线8 8线译码器线译码器74LS13874LS138组成组成4 4线线1616线译码线译码器，将输入的器，将输入的4 4位二进制代码位二进制代码D D3 3D D2 2D D1 1D D0 0译成译成1616个独立的低电个独立的低电平信号平信号Z Z0 0Z Z1515。 Y0 Y1 Y2 Y7 S2 Y3 74LS138(1) Z5 Z0 Z6 Z1 Z7 Z3 Z2 Z4 Y4 Y5 Y6 S3 S1 A0 A1 A2 Y0 Y1 Y2 Y7 S2 Y3 74LS138(2) Z13 Z

41、8 Z14 Z9 Z14 Z11 Z10 Z12 Y4 Y5 Y6 S3 S1 A0 A1 A2 解：输出信号解：输出信号输入信号和输入信号和级联问题级联问题1 1 1片（片（2）工）工作译码作译码0 0 011 1 1片（片（1）工）工作译码作译码0 0 00Z8Z15Z0Z7D2 D1 D0D3回首页2022年年6月月26日星期日日星期日54 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y10Y11 Y12 Y13 Y14 Y15 使能使能 译码输出译码输出 A0A1A2 A3 “1” 译码输入译码输入 A0A1A2 STA STB STC 低位片低位片 Y0 Y1 Y2

42、Y3 Y4 Y5 Y6 Y7 A0A1A2 STA STB STC 高位片高位片 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138的级联的级联3 3线线-8-8线译码器扩展成线译码器扩展成4 4线线-16-16线译码器线译码器回首页2022年年6月月26日星期日日星期日55Y0Y1Y2Y7S2Y374LS138(1)Z5Z0Z6Z1Z7Z3Z2Z4Y4Y5Y6S3S1A0A1A2Y0Y1Y2Y7S2Y374LS138(2)Z13Z8Z14Z9Z15Z11Z10Z12Y4Y5Y6S3S1A0A1A2D0D1D2D3+5v74LS13874LS138扩展的扩展的4 4线线1616线译

43、码器线译码器回首页2022年年6月月26日星期日日星期日56 二进制译码器的二进制译码器的应用应用很广，典型的应用有以很广，典型的应用有以下几种：下几种： 实现存储系统的地址译码；实现存储系统的地址译码； 实现逻辑函数；实现逻辑函数； 带使能端的译码器可用作数据分配器。带使能端的译码器可用作数据分配器。译码器的应译码器的应用用回首页2022年年6月月26日星期日日星期日57u 用译码器实现逻辑函数用译码器实现逻辑函数写出函数的写出函数的标准与或表达式（最小项之和）标准与或表达式（最小项之和），并，并变换为变换为与非与非- -与非形式与非形式 ；画出用二进制译码器和与非门实现这些函数的接画出用二

44、进制译码器和与非门实现这些函数的接线图。线图。 n n线线22n n线译码器有线译码器有2 2n n个代码组合，包含了个代码组合，包含了n n变量函数变量函数的全部最小项。当译码器的的全部最小项。当译码器的使能端有效使能端有效时，每个输出时，每个输出（一（一般为低电平输出）般为低电平输出）对应相应的最小项对应相应的最小项, ,即即 。因此只要将函数的输入变量加至译码器的地址输入端，并因此只要将函数的输入变量加至译码器的地址输入端，并在输出端辅以少量的门电路，便可以实现逻辑函数。在输出端辅以少量的门电路，便可以实现逻辑函数。 iiiMmY 一般步骤：一般步骤：回首页2022年年6月月26日星期日

45、日星期日58例：试利用例：试利用3 3线线8 8线译码器线译码器74LS13874LS138设计一个多输出的组设计一个多输出的组合逻辑电路。输出的逻辑函数式为：合逻辑电路。输出的逻辑函数式为： ABCBAZ 1CBACAZ 2BAZ 3解：最小项之和形式解：最小项之和形式7601mmmABCCABCBAZ 4312mmmCBABCACBAZ 54323mmmmCBACBABCACBABABAZ 化为与非与非式化为与非与非式7607601mmmmmmZ 4314312mmmmmmZ 543254323mmmmmmmmZ 回首页2022年年6月月26日星期日日星期日59画逻辑电路画逻辑电路 Y0

46、Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 A2 A1 A0 S1 S2 S3 C B A 1 & & & Z2 Z3 Z1 回首页2022年年6月月26日星期日日星期日60二二- -十进制译码器的输入是十进制数的十进制译码器的输入是十进制数的4 4位二进制编码（位二进制编码（BCDBCD码），分别用码），分别用A A3 3、A A2 2、A A1 1、A A0 0表示；输出的是与表示；输出的是与1010个十进制数字相对应个十进制数字相对应的的1010个信号，用个信号，用Y Y9 9Y Y0 0表示。由于二表示。由于二- -十进十进制译码器有制译码器有4

47、4根输入线，根输入线，1010根输出线，所以根输出线，所以又称为又称为4 4线线-10-10线译码器。线译码器。二二-十进制译码器十进制译码器8421 BCD码译码器码译码器把二把二- -十进制代码翻译成十进制代码翻译成1010个十进制数个十进制数字信号的电路，称为二字信号的电路，称为二- -十进制译码器。十进制译码器。将将 BCD BCD 码的十组代码译成码的十组代码译成 0 - 9 0 - 9 十个十个对应输出信号的电路，又称对应输出信号的电路，又称 4 4 线线 10 10 线线译码器。译码器。回首页2022年年6月月26日星期日日星期日6174LS42 74LS42 译码器功能表译码器

48、功能表回首页2022年年6月月26日星期日日星期日62集成集成8421 BCD码译码器码译码器74LS42 16 15 14 13 12 11 10 9 74LS42 1 2 3 4 5 6 7 8 VCC A0 A1 A2 A3 Y9 Y8 Y7 Y0 Y1 Y2 Y3 Y4 Y5 Y6 GND 74LS42 A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 A0 A1 A2 A3 (a) 引脚排列图引脚排列图 (b) 逻辑功能示意图逻辑功能示意图 输输出出：反码输出：反码输出回首页2022年年6月

49、月26日星期日日星期日63 10 10 个译码输出端，个译码输出端， 低电平低电平 0 0 有效。有效。4 4 线线-10 -10 线译码器线译码器74LS4274LS42逻辑示意图逻辑示意图Y1Y0Y3Y4Y2Y5Y6Y7Y8Y9A0A1A274LS42A3 8421BCD 8421BCD 码输入端，码输入端，从高位到低位依次为从高位到低位依次为 A A3 3、A A2 2、A A1 1 和和 A A0 0 。回首页2022年年6月月26日星期日日星期日6411111111111111111111111101111111111111101111111111110011111111111111

50、0111111111110101伪伪码码011111111110019101111111100018110111111111107111011111101106111101111110105111110111100104111111011111003111111101101002111111110110001111111111000000Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2A3输输 出出输输 入入十进十进制数制数4 4 线线-10 -10 线译码器线译码器 74LS42 74LS42 真值表真值表00000010001001000111100110101000101100010

51、000000000111111111111111111111111111111111111111111111111111111111111111101111011001111010101伪伪码码01回首页2022年年6月月26日星期日日星期日65 数码显示译码器数码显示译码器用来驱动各种显示器件，从而将用二进制代用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。式直观地显示出来的电路，称为显示译码器。在数字系统中，经常需在数字系统中，经常需要将数字或运算结果显示出要将数字或运算结果显示出来，以便人们观测查看。数来，以便人们观测查看。数码