第二节逻辑门电路_数字逻辑与系统

1、第二章逻辑门电路逻辑门是组成数字电路的基本单元，集成逻辑门主要有双极型集成逻辑门和MOS集成逻辑门。常用的双极型逻辑门电路有以下几类：晶体管 -晶体管逻辑电路（Transistor - Transistor Logic），简称TTL电路。射极耦合逻辑电路（Emitter Coupled Logic），简称ECL电路。集成注入逻辑电路（Integrated Injection Logic），简称I2L电路。高阈值逻辑电路(High Threshold Logic),简称HTL电路。常用的MOS逻辑门电路有：NMOS门电路、PMOS门电路和CMOS门电路。数字集成电路按集成度可分为四类：SSI (

2、Small Scale Integration)（100个以下等效门）。MSI (Medium Scale Integration)（1001000个等效门）。LSI (Large Scale Integration)（<104个等效门）。VLSI (Very Large Scale Integration)（>104个以上等效门）。逻辑门是组成数字电路的基本单元，集成逻辑门主要有双极型集成逻辑门和MOS集成逻辑门。常用的双极型逻辑门电路有以下几类：晶体管 -晶体管逻辑电路（Transistor - Transistor Logic），简称TTL电路。射极耦合逻辑电路（Emitte

3、r Coupled Logic），简称ECL电路。集成注入逻辑电路（Integrated Injection Logic），简称I2L电路。高阈值逻辑电路(High Threshold Logic),简称HTL电路。常用的MOS逻辑门电路有：NMOS门电路、PMOS门电路和CMOS门电路。数字集成电路按集成度可分为四类：SSI (Small Scale Integration)（100个以下等效门）。MSI (Medium Scale Integration)（1001000个等效门）。LSI (Large Scale Integration)（<104个等效门）。VLSI (Very

4、Large Scale Integration)（>104个以上等效门）。TTL与非门的外特性及主要参数学习指导：通过本知识点的学习，掌握描述 TTL与非门的外特性的主要参数，以便正确使用TTL与非门。外特性即电路在外部所表现出来的电流和电压特性。掌握器件的外特性及主要参数是用户正确使用维护设计电路的重要依据。· 电压传输特性与非门电压传输特性是指TTL与非门输入电压VI与输出电压VO之间的关系曲线，即VO = f（VI）。由电压传输特性的分析，得到TTL与非门几个主要参数如下(当VCC = 5V时)：1. 输出高电平VOH和输出低电平VOL电压传输特性曲线AB段所对应的输出电

5、压值VOH = 3.6V 。电压传输特性曲线DE段所对应的输出电压值VOL = 0.3V 。一般产品规定，要求VOH3V ，VOL0.4V 。2. 阈值电压VT通常把电压传输特性CD段中点所对应的输入电压称为阈值电压，阈值电压也称门槛电压，VT = 1.3V1.4V。当VI VT时，与非门导通，输出低电平；VI VT时，与非门截止，输出高电平。3. 开门电平VON和关门电平VOFFTTL与非门的额定高电平VOH = 3V，额定低电平VOL = 0.3V。开门电平VON是指输出电平VO = VOL（0.3V）时，所允许的输入高电平的最小值。VON典型值为1.4V，一般产品规定要求VON1.8V。

6、关门电平VOFF是在保证输出电压为额定高电平VOH的90%（即2.7V）时，所允许的输入低电平的最大值。一般产品规定要求VOFF0.8V。4. 噪声容限VNL和VNH实际应用中，由于外界干扰和电源波动等原因，可能使输入电平VI偏离规定值，为了保证电路可靠工作对干扰的幅度有一定限制，称为噪声容限VN。低电平噪声容限VNL是指在保证输出高电平的前提下，允许叠加在关门电平VOFF上的最大正向干扰电压。若VOFF = 0.8V，VOL = 0.3V，则VNL = 0.5V高电平噪声容限VNH是指在保证输出低电平的前提下，允许叠加在开门电平上的最大负向干扰电压。若VON = 1.8V, VOH = 3.

7、6V, 则VNH = 1.8V。 图2-4为VOFF、VON及VNL、VNH的关系。· 扇入系数Ni和扇出系数NO1. 扇入系数Ni是指合格的输入端的个数。2. 扇出系数NO是指在灌电流（输出低电平）状态下驱动同类门的个数。其中IOLmax为最大允许灌电流，,IIL是一个负载门灌入本级的电流（1.4mA）。No越大，说明门的负载能力越强。一般产品规定要求No8。TTL带拉电流负载时的扇出系数可以进行估算，但由于IOHmax5mA，而IIH很小，故此时的扇出较大，一般可以不计算。· 平均传输延迟时间tpdTTL传输延迟时间如图2-5，由于晶体管的结电容和输入、输出端的寄生电容

8、使输出波形发生了畸变和延迟。传输时间的计算一般是由输入波形上升沿的50% 幅值处到输出波形下降沿50% 幅值处所需要的时间，称为导通延迟时间tPHL；而从输入波形下降沿50% 幅值处到输出波形上升沿50% 幅值处所需要的时间，称为截止延迟时间tPLH。通常tPLHtPHL。两者的平均值称为平均传输延迟时间tpd，即tpd越小，电路的开关速度越高。一般TTL与非门的tpd = 10ns40ns。 为提高工作速度、降低功耗、增强抗干扰能力，可采用改进型TTL门电路。· 加入有源泄放电路· 可能工作在饱和状态下的晶体管T1、T2、T3、T5都用带有肖特基势垒二极管（SBD）的三极

9、管代替。改进后TTL“与非”门电路如图2-6（a）所示，它与图3-1所示的典型五管TTL“与非”门相比有两点改进。第一增加了一个由晶体管T6、电阻R6和R7构成的有源泄放电路来代替T2射极电阻R3；第二将典型TTL中所有可能工作在饱和状态下的晶体管T1、T2、T3、T5都用带有肖特基势垒二极管（SBD）的三极管代替。如图2-6（b）（c）所示。（一）有源泄放电路的作用提高工作速度。当电路由截止态变为导通态时，因为T6基极通过R3接至T2发射极，而T5基极直接与T2发射极相连，所以T5比T6先导通，使得Ie2开始全部流入T5基极，使T5迅速饱和，减少了电路的开启时间。当电路由导通态变为截止态时，

10、T6滞后于T5截止，原因是由于T6的基极和集电极分别通过R3和R6接至T5基极，故在T5基区存储电荷消耗完毕之前，T5发射结仍为正偏，因而T6仍处于导通状态，而T6和R6就为T5的基区提供了一个过剩电荷泄放回路，即为T5基区提供了一个较大的反向驱动电流，使T5迅速脱离饱和状态，而T6的基极无泄放回路，故比T5晚截止，缩短了电路关闭时间。采用了有源泄放回路后，电路的平均延迟时间下降20ns以上。提高抗干扰能力。典型TTL电路中，T2比T5先导通，而改进型TTL电路中，T2的Vb2必须达到1.4V以上，T2、T5同时导通，因此电压传输特性曲线过渡区变窄，曲线变陡，输入低电平噪声容限VNL提高了0.

11、7V左右。图2-11为有源泄放TTL“与非”门的电压传输特性曲线。由图可见，此时的开门电平VON、关门电平VOFF和阈值电压VT基本重合，工程上认为是同一个值VON = VOFF = VT = 1.4V。（二）SBD二极管的作用带SBD三极管（STTL）的电路如图2-6（b）所示，它是由SBD二极管跨接在三极管基极和集电极之间所得的一种三极管。SBD二极管是利用金属铝和N型硅接触而形成的势垒二极管。它有两个特点：一是本身没有电荷存储效应，因此开关速度高约为0.1ns；二是正向压降小约为0.3V。下面具体说明STTL的工作原理及作用。当三极管工作在截止区放大区或刚刚进入饱和区时，SBD均处于反偏

12、而截止，输入电流全部流入基极形成Ib，对三极管的开启时间无任何影响。随着三极管饱和，集电结Vbc=0.3V时SBD导通，输入电流部分地被SBD分流，因而使晶体管不进入深饱和，减少了电荷存储的数量。一般STTL电路的tpd小于10ns。将若干个门电路的输出端直接用导线连接起来，实现各输出变量之间的"与"的逻辑功能。学习指导：了解OC门的结构，正确使用OC门。 · 集电极开路TTL“与非”门（OC门） 图2-7（a）为典型OC门电路图，（b）为逻辑符号。由图可知，去掉普通TTL门中T3、T4管，让T5管的集电极开路，使用时再外接一个电源VC（VC = 530V）及电阻

13、RL，则构成集电极开路“与非”门。当输入端全为高电平时，T2、T5导通，输出F为低电平；输入端有一个为低电平时，T2、T5截止，输出F高电平接近电源电压VC。因此OC门同样完成“与非”逻辑功能。 · OC门的应用1. OC门实现“线与”逻辑2.电平转换器：因为OC门需外接电阻，所以电源VCC可以选5V-30V，因此OC门作为TTL电路可以和其它不同类型不同电平的逻辑电路进行连接。图2-9为TTL电路驱动CMOS电路图。当CMOS电源电压VDD = 5V时，TTL门可以直接驱动CMOS门，如（a）图所示。如果CMOS电路的VDD = 5V-18V，特别是VDD>VCC时，为保证C

14、MOS高电平输入的需要，必须选用集电极开路（OC门）TTL电路。如图（b）所示。3.驱动感性负载在数字电子设备中,常会用到电感性元件,用普通的TTL门无法直接来推动,一般要接分立的晶体管和其他元件,而利用OC门只要合理选取VCC 大小,使驱动电流小于门中T5所能承受的最大值即可.例5：分别用TTL“与非”门和OC门，实现函数，画出逻辑电路图。解:用TTL“与非门”实现时，必须将表达式变成“与非”-“与非”式，然后再画逻辑图。由此可得：    用OC门实现时，由于OC门具有线与的逻辑功能，可直接按表达式画图。如图3所示。三态逻辑门（TSL）  应

15、用学习指导：了解三态门的结构，清楚三态门的三个工作状态，正确使用三态门。三态逻辑门三态门除具有TTL“与非”门输出高、低电平状态外，还有第三种输出状态-高阻状态，又称禁止态或失效态。输出高、低电平和高阻态Z.图2-10是一个三态输出的“与非门”E为使能端，当使能端有效，电路执行正常与非功能F=；使能端无效时，门的输出F端处于高阻状态记为Z。三态门的逻辑符号如图2-10所示。三态门的使能端又分两种控制形式，其中图（a）为低电平使能，图（b）为高电平使能，它们的表达式分别为           &#

16、160;  三态门的应用                                  1. 三态门广泛用于数据总线结构。在同一共用通道上分时地传输若干路数据，这样就大大减少了数据传输线的数目。图2-11所示为三态总线结构，任何时刻只能有一个控制

17、端有效，即只有一个门处于数据传输，其它门处于禁止状态，否则仍然会出现损坏组件或引起逻辑混乱的后果。 2. 三态门也可以用来双向传输，如图2-12所示。 当E=0时，门1工作，门2禁止，数据从A送到B； 当E=1时，门1禁止，门2工作，数据从B送到A。                        理解与巩固：你理解了吗？请看幻灯片。ECL集成逻辑门

18、即为非饱和型电路,它是利用差放工作原理由晶体管射极耦合实现的门电路,所以称为射极耦合逻辑电路。ECL是目前唯一能提供亚毫微秒开关时间的实用电路，主要应用于每秒运算百万次以上的大型高速计算机、数字通信系统、高精度测量设备以及频率合成器等方面。电路结构如图2-13所示，是扇入为3的ECL“ 或/或非 ”门电路图，它由三个部分构成：基准电源，输入级和输出级。 基准电源                   

19、0;                       基准电源由T5、D1、D2和电阻R1、R2、R3组成，它为T4管提供参考电压VBB。选定VBB = -1.2V，这是因为ECL逻辑电路的低电平是 -1.6V，高电平是- 0.8V。T5、D1、D2三者的PN结具有相同的温度特性，能补偿因温度变化引起结特性的变化，从而起到自动补偿的作用。输入级  &#

20、160;                                          T1、T2、T3为三个输入门管，T4为加有固定偏压（-1.2V）的定偏管。T4与各门管通

21、过发射极电阻RE耦合,故称为发射极耦合逻辑电路。实际上这个电路是差分放大器，但是，这里的输入信号是数字信号，各管工作于放大或截止状态。 当输入端A、B、C中有一个或几个是高电平时，门管中的相应管导通，在设计电路时选取的RC1及RE的值使导通管工作于放大状态。在此种情况下，D点电平降低，E点的电平为-0.8V - 0.7V = -1.5V，T4管发射结上的电压为-1.2V +1.5V = 0.3V，T4管截止，C4点为高电平，所以C4与A、B、C间是“或”逻辑关系C4 = A + B + C当输入全为低电平-1.6V时，由于VBB大于这个电平，T4管导通，VE = -1.2- 0.7 = -1.

22、9V，各门管截止， D点为低电平，所以D与A、B、C间是“或非”逻辑关系将若干个门电路的输出端直接用导线连接起来，实现各输出变量之间的"与"的逻辑功能。电路中，RP为下拉电阻，作用是为未使用的输入门管提供低电平，保证其可靠截止，以防止干扰窜入。输出级                           

23、60;                   如图右半部分所示，由射级跟随器T6和T7组成，下拉电阻R01、R02与发射极是开路的。射极跟随器有两个作用：一个是实现前后级隔离，增加驱动能力；另一个是实施电平转移，保证电路对高电平-0.8V和低电平-1.6V的需求。 电路驱动负载时，如果负载较轻，可以将输出端分别与R01、R02相连，以获得规定的输出电平。负载较重时，输出电平已能满足要求，输出端与R01、R02

24、无需连接。这样做 既可以方便使用，又能降低功耗。两输出端F、与输入A、B、C的关系是 由此可见，ECL电路具有“或/或非”的功能，为逻辑设计提供了方便。其逻辑符号如图2-14所示。                                   

25、    · 优点1. 开关速度高ECL电路工作于放大与截止状态，没有存储时间，而且射极输出器输出电阻小，使负载电容充电的时间常数小，因此开关速度高，目前已可做到tpd约0.1ns。2. 逻辑功能强ECL电路具有或/或非互补输出端且采用射极开路形式，允许多个输出端直接并联，以实现输出变量的“线或”操作。图2-15是利用两个ECL门实现“线或”的连接。 3. 负载能力强采用射极输出使电路输出阻抗小，输出电流大；输入级RERC，电路负反馈作用强，所以输入阻抗高，输入电流小。因此电路的扇出大，NO可达100以上。但是扇出增加时，负载电容也增加，将使电路

26、失去高速的优越性，因此实际应用时扇出一般不超过10。· 缺点1. 功耗较大ECL电路功耗为输入级、基准电源和射极输出级三部分之和。为了提高工作速度，电路中电阻值都设计得较小，所以电路的总功耗比TTL要大，每门平均功耗达40mW，可见ECL的高速是以增加功耗为代价的。2. 抗干扰能力差ECL电路的逻辑摆幅为0.8V左右，其噪声容限VN一般约300mV。但是，由于其动态尖峰电流较小，电路内部噪声小，因此，用ECL构成的数字系统工作仍很稳定、可靠。 TTL和ECL虽然工作速度较高，但是功耗较大，电路复杂，不宜于制造高密度的大规模集成电路。1972年出现了集成注入逻辑电路，简写为I

27、2L。I2L的出现是双极型器件在集成度和功耗方面的一次重大突破。而I2L基本单元电路是构成I2L门电路的基础。图（a）为I2L基本单元电路。它由一个NPN多集电极晶体管T2和一个PNP晶体管T1构成的恒流源所组成。T2的各集电极之间相互隔离, T2的驱动电流是由T1射极注入的，故有注入逻辑之称。图(c)为电路的简便画法。电路工作原理如下:T1射极加入电压VE后，T1工作在恒流状态，恒流用I0表示。当VA = 0.1V低电平时，T2截止，I0从输入端A流出，C1、C2和C3输出高电平（假设C1、C2和C3分别通过电阻接VE）。当A开路（相当于输入高电平）时，I0流入T2的基极，T2饱和导通，C1

28、、C2和C3输出低电平。由此可见，电路的任何一个输出与输入之间都是“非”逻辑关系。逻辑符号如图（b）所示。 优点 1. 集成度高 I2L结构紧凑，电路中无电阻不需要隔离岛，其单元面积仅为TTL的十分之一。 2. 功耗小 I2L中无电阻，能在低电压情况下工作，是目前功耗最小的集成电路。 3. 电源电压范围宽 I2L单元电路电流在1nA1mA范围内均能正常工作，所以电源电压范围宽。 4. 品质因素最佳 对于一个门电路而言，功耗与速度往往是矛盾的，通常用二者之积M=P·tpd表示其优劣，M称为品质因数，单位是皮焦(pJ)。I2L的品质因数只有（0.11）pJ/门，是目前品质因数最

29、好的电路。 5. 生产工艺简单 常规的TTL要经过六次光刻四次扩散，而I2L四次光刻两次扩散，工艺简单成品率高。因此，I2L是一种很有发展前途的电路形式。 缺点 1. 开关速度低 I2L属于饱和型电路，开关速度低。 2. 噪声容限低 I2L的逻辑摆幅仅700mV左右,比ECL还低,但其内部噪声小,因此电路能正常工作. 3. 基极电流分配不均 多块I2L一起使用时，由于各管子输入特性的离散性，基极电流分配会出现不均的现象，严重时电路无法正常工作。 MOS集成电路特点：制造工艺比较简单、成品率较高、功耗低、组成的逻辑电路比较简单，集成度高、抗干扰能力强，特别适合于大规模集成电路。MOS集成电路包括

30、:NMOS管组成的NMOS电路、PMOS管组成的PMOS电路及由NMOS和PMOS两种管子组成的互补MOS电路，即CMOS电路。PMOS门电路与NMOS电路的原理完全相同，只是电源极性相反而已。数字电路中MOS集成电路所使用的MOS管均为增强型管子，负载常用MOS管作为有源负载，这样不仅节省了硅片面积，而且简化了工艺利于大规模集成。常用的符号如图   所示。   学习指导：通过本知识点的学习，掌握MOS门电路的分析方法。 1、NMOS反相器电路图2-21是N沟道增强型MOS反相。   反相器由两只增强型MOS管组成，T1为驱动管（工作

31、管），T2为负载管，以MOS管为负载的反相器称为有源负载反相器。  反相器的工作原理。设电源电压VDD = 10V，开启电压VT1 = VT2 = 2V。当电路输入高电平VIH = 8V时，T1、T2两管均导通，输出为低电平VOL 0.3V。  当电路输入低电平V IL = 0.3V时，T1截止T2导通，电路输出高电平VOH = VDD -   VT2 = 8V。因此电路执行逻辑非功能。2、NMOS“与非”门电路            

32、                      如果在反相器的基础上稍加一些改变就可以组成各种静态逻辑门。 图2-22是两个输入的与非门。T3为负载管，T1、T2串联为驱动管。当两个输入端A和B均为高电平时，T1和T2都导通，输出低电平；当输出端有一个为低电平时，与低电平相连的驱动管就截止，输出高电平。所以电路具有“与非”逻辑功能。若要增加扇入，只增加串联驱动管的个数。但是，由于输

33、出低电平是各驱动管导通压降之和，为了保证下级门能正常工作，该低电平必须小于开启电压，因此扇入不宜过多，一般不超过3。学习指导：本知识点是重点掌握的内容，通过学习应掌握CMOS门电路构成方法及分析方法。 MOS电路中，是以MOS管代替负载电阻，不论输出高、低电平，负载管一直处于导通状态，因此电路功耗较大、输出阻抗高、工作速度低。 为提高工作速度，降低输出阻抗和功耗，目前数字集成电路广泛采用CMOS电路，它是由PMOS和NMOS管组合起来构成的。1、CMOS反相器           &#

34、160;  CMOS反相器电路如图2-23所示。其中T1为NMOS管，T2为PMOS管，为使衬底与漏源间的PN结始终处于反偏，NMOS管的衬底总是接到电路的最低电位，PMOS管的衬底总是接到电路的最高电位。两管的柵极相连为输入端，漏极相连为输出端，S2接VDD而S1接地。NMOS管的柵源开启电压VT1是正值，PMOS管的柵源开启电压VT2是负值，其数值范围在25V之间，CMOS电路电源电压VDDVT1+|VT2|，VDD适用范围较大可在318V。两只管子的电气特性完全对称。现将CMOS反相器工作原理说明如下：当输入为低电平VIL = 0V时，VGS1VT1，T1管截止；|VGS2|

35、VT2，T2导通。电路中电流近似为零（忽略T1的截止漏电流）,VDD主要降落在T1上，输出为高电平VOHVDD。同理，当输入为高电平VIH = VDD时，T1导通T2截止，VDD主要降在T2上，输出为低电平VOL0V。可见电路执行逻辑“非”功能2.CMOS传输门（TG） CMOS传输门电路和逻辑符号如图2-24（a）、（b）所示。它由一只PMOS管和一只NMOS管并联而成。工作原理：当控制端电压C = 0V， = VDD时，输入信号VI由0VDD变化时，TN和TP均截止，传输门呈现高阻状态，相当于开关断开， CL上的电平保持不变，这种状态称为传输门保存信息。当控制端电压C = VDD， = 0

36、V时，VI由0（VDD-VT）范围变化时TN导通；VI在VTVDD范围变化时TP导通，即VI在0VDD范围变化时，TN、TP中至少有一只管子导通，使VO=VI，这相当于开关接通，输入电压VI的变化传到输出端，这种状态称为传输门传输信息。由于MOS管的对称性，其源、漏极可以互换，输入和输出端互换可以同样工作，且传输电压无损失，因此这种门是适合双向传输。3、“与非”门                   

37、60;      图2-25为二输入端的“与非”门电路。它由两个并联的PMOS管T3、T4和两个串联的NMOS T1、T2管组成。当输入端A和B为高电平时，T1和T2导通而T3和T4截止，输出低电平；当输入端A和B有一个或一个以上为低电平时，与该低电平相连的NMOS管截止，PMOS管导通，电路输出高电平，所以该电路具有“与非”逻辑功能。4、“异或”门CMOS“异或”门如图2-26所示，它由三个CMOS反相器和一个CMOS传输门组成，工作原理如下：（1）输入端A和B相同当A = B = 0时，TG断开，则C = = 1，F = = 0；

38、当A = B = 1时，TG接通，则C = B = 1，此时反相器2的两只MOS管都截止，输出F = 0。（2）输入端A和B相异当A = 1，B = 0时，TG导通，C = B = 0，F = 1；当A = 0，B = 1时，TG断开，C = = 0，F = 1。综上所述，该电路执行异或逻辑功能                         &#

39、160;              CMOS电路的特点                      1.功耗小：CMOS门工作时，总是一管导通另一管截止，因而几乎不由电源吸取电流其功耗极小。2.CMOS集成电路功耗低内部发热量小，集成度可大大提高。3. 抗幅射能力强，MOS管是多数载流子工作，射线辐射对多数载流子浓度影响不大。4. 电压范围宽：CMOS门电路输出高电平VOH VDD，低电平VOL 0V。5. 输出驱动电流比较大：扇出能力较大，一般可以大于50。6. 由于CMOS电路输入阻抗高，容易受静电感应发生击穿，除其电路内部设置保护电路外，在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好。理解与巩固：你理解了吗？请返回继续看幻灯片。 若CMOS同TTL电源电压相同都为5V，则两种门可直接连接，只是TTL门电路输出高电平典型值只有3.4V，而CMOS电路的输入高电平要求高于3.5V。为解决这一矛盾，可在