ADF4360-7压控振荡器

1、51文档网 Http:/ 为您整理 通信原理课程设计 课程名称：基于ADF4360-7的集成整形N合成器的压控振荡器指导老师： 专 业： 班 级： 姓 名： 学 号： 摘要: ADF4360-7是一款整合了整形N合成器的压控振荡发生器(VCO)。ADF4360-7的中心频率是由外部传感器进行设定的。其允许频率范围从350MHz到1800MHz。另外可以选择使用2分频，则用户接受的射频输出信号频率范围在175MHz到900MHz。全部片内寄存器都是由一个简单的3线接口来控制的。设备操作电压范围从3.0V到3.6V并且在不使用时可以随时关闭。Abstract:The ADF4360-7 is an

2、 integrated integer-N synthesizer and voltage controlled oscillator (VCO). The ADF4360-7 center frequency is set by external inductors. This allows a frequency range of between 350 MHz to 1800 MHz. In addition, a divide-by-2 option is available, whereby the user receives an RF output of between 175

3、MHz and 900 MHz. Control of all the on-chip registers is through a simple 3-wire interface. The device operates with a power supply ranging from 3.0 V to 3.6 V and can be powered down when not in use.关键词：压控振荡器、合成器、频率、结构、功能Key words: VCO、synthesizer 、frequency、configuration、function目录集成整形N合成器的压控振荡器5芯

4、片特性5应用范围5技术规范6时序特性7极限工作范围8管脚结构和功能描述9 典型工作特性11电路说明17 参考输入部分17比例器17A,B计数器17R 计数器18PFD和CHARGE PUMP18MUXOUT和LOCK DETECT19输入转换寄存器20压控振荡器VCO 20锁存器结构23开机26控制写入28N计数器写入30R计数器写入30ADF4360-7的应用32外观尺寸39集成整形N合成器的压控振荡器芯片特性：输出频率范围：350MHz 到 1800MHz2分频输出电源 3.0V 到 3.6V逻辑兼容 1.8V*整形N合成器可编程双模比例器 8/9，16/17可编程输出电平三线接口逻辑锁与

5、数字锁检测硬件及软件关闭模式应用范围:手持无线通信(DECT, GSM, PCS, DCS, WCDMA)测试设备；无线局域网；有线电视设备技术规范：AVDD = DVDD = VVCO = 3.3 V ± 10%； AGND = DGND = 0 V；TA = TMIN to TMAX表1参数B方案单位注释输入频率输入灵敏度输入电容输入电流10/2500.7/AVDD0 AVDD5.0±100MHz min/maxV p-p min/maxV maxpF maxµA maxf<10MH采用直流耦合CMOS兼容方波, 转换速率>21 V/µs

6、直流电偶CMOS兼容鉴相器鉴相器频率28MHz max充电泵耗尽层沟源极3最大电流最小电流Rest取值范围漏泄电流ICP 3耗尽层与电流匹配ICP与 VCP关系ICP与温度关系2.50.3122.7/100.221.52mA mA knA % % % 最大RSET = 4.7 k1.25 V VCP 2.5 V1.25 V VCP 2.5 V逻辑输入高压输入低压输入输入电流IINH/IINL输入电容Cin1.50.6±13.0V minV maxµA maxpF max逻辑输出VOH输出为1电压IOH输出为1电流VOL输出为0电压DVDD 0.45000.4V min

7、81;A maxV maxCMOS输出选择IOL = 500 µA电源AVDDDVDDVVCOAIDD 4DIDD 4IVCO4,5IRFOUT 4睡眠状态43.0/3.6AVDDAVDD102.524.03.511.07V min/V maxmA mA mA mA µA ICORE = 15 mA.射频输出级可编程射频输出特性5VCO输出频率VCO灵敏度锁定时间6频率推移(开环)频率牵引(开环)第二谐波含量第三谐波含量输出功率5,7输出功率偏差VCO调谐范围2050/245050400615193713/4±31.25/2.50MHz min/maxMHz/V

8、µsMHz/VkHz dBcdBcdBmdBV min/maxICORE = 15 mA内部最终频率10HZ在3分贝梯级锯台可编程,和谐负荷参见输出功率匹配一节噪声特性5合成器相位噪声电平8合成器固有噪声电平9频带内的相位噪声10,11RMS集成相位误差12PFD寄生信号11,13用MTLD信号做解锁电平111133141147172163147850.5665/48dBc/HzdBc/HzdBc/HzdBc/HzdBc/HzdBc/HzdBc/HzdBc/Hz度dBc/ dB 100kHZ载波电流偏移量1MHZ载波电流偏移量3MHZ载波电流偏移量10MHZ载波电流偏移量PFD25k

9、HZPFD200kHZPFD8MHZ1kHZ载波电流偏移量100HZ100kHZ1.工作温度范围 -40°C to +85°C2.设计保证符合样值3.ICP内部参数使整个频率范围保持环路增益不变 4.TA= 25°C； AVDD = DVDD = VVCO = 3.3 V；P = 325.这些特征是为了保证VCO核心电流=15mA6.变频范围1.45G1.75G,PFD频率200kHZ,环路带宽10kHz7.VVCO用50负载电阻8.VCO的噪声在开环下测量9.合成器固有噪声通过测量VCO带内的相位噪声输出功率减去20logN(N为对频率的分频值)10.相位噪声符

10、合EVAL-adf4360-xEB1和HP8562E频谱分析仪, 频谱分析仪用来测量合成器输出, 偏移频率=1kHz11.fREFIN=10 MHz；fPFD =200kHz；N=8000；环B/W=10kHz12.fREFIN=10 MHz；fPFD=1MHz；N=1600；环B/W=25kHz13.寄生信号符合EVAL-adf4360-xEB1和HP8562E频谱分析仪, 频谱分析仪用来测量合成器输出, fREFOUT = 10 MHz时序特性AVDD = DVDD = VVCO = 3.3 V ± 10%；AGND = DGND = 0 V；1.8 V and 3 V logi

11、c levels used； TA = TMIN to TMAX表2参数限制在TminTmax(B方案)单位试验条件/注释t1t2t3t4t5t6t720101025251020ns minns minns minns minns minns min ns minLE建立时间数据时钟建立时间数据时钟保持时间时钟高电平持续时间时钟低电平持续时间LE时钟建立时间LE脉冲宽度图2 时序特性表极限工作范围TA = 25°C，其它另做说明表3参数取值范围AVDD GND1AVDD DVDDVVCO GNDVVCO AVDD数字I/O口与地电位差模拟I/O口与地电位差REFIN与地电位差工作温度

12、范围CSP JA热阻抗最高结温发光二极管焊接温度气相（60S）红外线（15S）0.3 V +3.9 V0.3 V +0。3 V0.3 V +3.9 V0.3 V +0.3V0.3V VDD+ 0.3 V0.3 V VDD + 0.3 V0.3 V VDD + 0.3 V150°C50°C/W88°C/W215°C220°CGND = AGND = DGND = 0 V. 当芯片工作在高于以上所列的最大工作范围时将可能造成设备的损坏。这只是强度的范围；设备如需要工作在这些条件或其他高于所列条件下的情况没有列出。长时间处于最大范围条件下工作会影响设

13、备的可靠性。这种设备是一种带有1kv ESD范围的高性能射频集成电路，并且是ESD敏感的。应该采取适当的保护措施来操作装配。晶体管参数12543 (CMOS) and 700 (Bipolar) ESD注意ESD(静电释放) 敏感装置。静电荷在人体和测试装置上积累到4000V并能毫无察觉的释放。虽然这种产品提供特有的ESD保护电路，但设备可能会受高静电能释放的影响而发生永久损坏。因此，适当的ESD预防可以避免性能的衰减或功能性的损坏。管脚结构和功能描述图3 引脚结构图表4 各引脚说明及取值范围引脚引脚名称引脚功能1CPGND供电系统接地。是从地到供电系统的返回通通路。2AVDD压控振荡器的电源

14、.范围从3.0V到3.6V. 退耦电容器要那模拟接地平面应该地方尽可能靠近这个管脚,且AVDD必须和DVDD.有一样的值.3、8、11、12AGND模拟接地. 这是从地返回通路的预定标器和压控振荡器。4RFOUTA压控振荡输出.输出级可从4 dBm到 13 dBm.输出信号的匹配是为了符合各种程度的信号输出.5RFOUTB压控振荡额外输出. 输出级可从4 dBm到 13 dBm.输出信号的匹配是为了符合各种程度的信号输出.6VVCO压控振荡器的电源.范围从3.0V到3.6V. 退耦电容器要那模拟接地平面应该地方尽可能靠近这个管脚,且AVDD必须和DVDD.有一样的值.7VTUNE压控振荡器的输

15、入控制端.这个电压决定于输出信号频率和来源于滤波器的芯片输出电压.9L1一个外部感应器到AGND必须连接到这个脚设置ADF4360-7的输出功率。L1和L2需要同样的值。因为感应系数大于3.3nH，需要在AGND并联一个470的电阻。10L212CC内部补偿脚. 这个管脚必须同接地的10nF电容器断开13RSET在此脚和CPGND之间联接一电阻.为当前合成器输出一电流.额定电压的电位在RSET端是0.6V它是跟ICP和 RSET有关. ICPMAX=11.75/RSET 注: ICPMAX=2.5mA. RSET=4.7 k14CN内部补偿脚.这个脚必须用一个10uF的电容与VVCO隔开.15

16、DGND数字接地.16REFIN基准输入端. 这是一个输入电压值小于VDD/2直流电,输入电阻为100 k的CMOS输入端.参考图10.这个引脚.能够从TTL或CMOS晶体振荡器中得到激励源.17CLK串行时钟输入端. 这些时钟脉冲,被用于寄存器的数字时钟脉冲。在脉冲的上长升沿把数字信号送入到24位左移寄存器.这个输入是CMOS晶体管的高阻输入端.18DATA串行数据输入端. 这些数据对两块LSB的有效控制位来说是MSB的第一负载. 这个输入是CMOS晶体管的高阻输入端.19LE使能端.当使能端为高电平时,CMOS输入信号.这些输入的数据锁存在左移寄存器的四个计数器中的一个里.相应的锁存器选择

17、相应的控制位.20MUXOUT多路调制器输出端允许检测从外部输入的射频频率,或者基准频率。21DVDD数字电源。范围从3.0 V 到 3.6 V. 退耦电容器到数字地的接点尽可能靠近这个管脚。DVDD 必须和AVDD.有一样的值。23CE芯片使能端。使芯片断电的低电平,能使电路进入三态模式.想使此脚成高电平，可以使此脚断电悬空。24CP电流输出端。当启动时，加一个Icp到外部环路波器中，依次驱动内部的压控振荡器。典型工作特性图4 VCO开环相位噪声，L1，L2=13nH图5 VCO相位噪声，500MHz，200kHzPFD，环路带宽10kHz图 6 VCO相位噪声，250MHz，允许2分频，2

18、00kHzPFD，环路带宽10kHz图 7 闭环相位噪声500MHz（信道间隔200kHz）图 8 参考分支500 MHz（信道间隔200kHz，环路带宽10kHz）图 9 参考分支500MHz（信道间隔1MHz，环路带宽25kHz）图 10 VCO开环相位噪声，L1，L2=1.0nH图 11 VCO相位噪声，1250MHz，200kHzPFD，环路带宽10kHz图 12 VCO相位噪声，625MHz，允许2分频，200kHzPFD，环路带宽10kHz图 13 闭环相位噪声1250MHz（信道间隔200kHz）图 14 参考分支1250 MHz（信道间隔200kHz，环路带宽10kHz）图 1

19、5 参考分支1250MHz（信道间隔1MHz，环路带宽25kHz）电路说明参考输入部分参考输入部分在图16中给出。SW1和SW2是常闭开关。SW3是常开开关。当电源给电，SW3闭合，SW1和SW2打开。这样可以保证REFIN管脚断开。图 16 参考输入级比例器（P/P+1）双模比例器（P/P+1）,在计数器A,B的输入下，允许有较大分频比例N（N=BP+A）。双模比例器工作在CML水平，从VCO口获得时钟并分割为可用频率给A和B计数器使用。比例器为可编程的。它基于一个同步4/5核心并可以用软件设定工作在8/9或16/17比例下。尽管可以编程得到32/33的比例但在这里是不可用的。当接近于输出频

20、率时会得到一个最小比例值；这个最小值取决于比例系数P,并由（P方-P）给出。A,B计数器A,B CMOS型计数器和双模比例器共同完成了较大分配比例的相同步逻辑反馈计数。计数器在比例器输出<=300MHz时工作。所以，当VCO的频率为2.5GHz时，比例系数应当选择16/17，而不能选择8/9。根据这个原理当VCO频率在700MHz以下时，系数为8/9是最好的选择。脉冲消隐功能A,B计数器和双模比例器所产生的频率由基带频率除以R得出，VCO频率等于下式：fvco是压控振荡器的输出频率P是双模比例器比例系数（取8/9, 16/17等）B是13位计数器预设初值（取38191）A是5位计数器预设

21、初值（取031）fVCO是唯一的外部参考振荡器频率图 17 A,B计数器R计数器14位R计数器允许将输入基带频率分频为PFD的基准时钟频率。分频比范围从1到16383。PFD和CHARGE PUMPPFD通过R计数器和N计数器的输入来提供一个比例信号输出，这个信号的相位和频率不同于输入。图18给出了个简单的例子。PFD中包含一个可编程延时器来控制反馈脉冲的宽度。这个脉冲保证了在PFD传送过程中不产生死区，并且可以减小最小相位噪声和参考误差。2bit的R计数器写入控制ABP2和ABP1共同决定了脉冲宽度。图 18 PFD原理图和时序图MUXOUT和LOCK DETECT对于ADF4360系列的多

22、路复用输出允许用户在片内访问大量内部资源。MUXOUT的状态由M3,M2和M1的写入进行控制。由表7和图19表示MUXOUT的状态。锁定检测MUXOUT能够通过编程完成两种类型的锁定检测：数字的和模拟的。数字锁定检测是被激活的。当R计数器中的LDP写入被设定为0时，且当相位差错在3个连续相位检测周期中小于15ns时数字锁定检测被设定为高电平。在LDP设定为1时，5个连续周期中小于15ns的相位错误需要设定锁定检测。它将一直被置为高电平直到在后来的PD周期中检测出一个比25ns还要长的相位错误。N沟道开环模拟锁定检测时要外接一个10K欧的上拉电阻。但锁定被检测出时，输出将为高电平并伴随很窄的低点

23、平脉冲。图 19 MUXOUT电路输入转换寄存器ADF4360系列数字部分包含一个24bit的输入转换寄存器，一个14bit的R计数器，和一个由5bitA计数器和一个13bitB计数器组成的18bitN计数器。数据在24bit转换寄存器的CLK信号上升沿被锁入其中。数据首先被存入MSB中。数据在LE的上升沿被转换寄存器转换为四个位置其中之一。而其最终位置决定于两个控制位C2和C1来决定。这些就是两个LSB，DB1和DB0。这些位的情况由表5的真值表给出。表六给出的是这些电路是如何被编程的。附注测试模式写入是用于出厂测试的，所以用户不能对此部分编程。表 5 C2和C1真值表控制位数据锁存器C2C

24、100110101控制锁存器R控制N控制（A和B）测试方式锁存器压控振荡器VCO在ADF4360系列中VCO核心使用了8个交迭频带，如图20所示。在不需要很大的VCO敏感度和低相位噪声和刺激下覆盖了很宽的频率范围。正确的频带是通过频带选择逻辑在开机时或N计数电路被更新时自动设定的。在开机时的写入顺序是非常重要的。这个顺序是：1、R计数器电路 2、控制电路 3、N计数器电路频带选择时需要占用5个PFD周期，VCO与输出的循环滤波器断开并与一个内部参考电平建立起联系。图 20 频率vs VTUNE，ADF4360-7R计数器输出被频带选择逻辑用作时钟信号并且不能超过1MHz。在R计数器输入时一个可

25、编程的除法器允许输入被1，2，4，8除并且被写入R计数器中的BSC1和BSC2控制。当需要PFD品率超过1MHz时，分频率应当设定的使设备有充足的时间完成频带选择。在频带选择之后，PLL工作恢复正常。Kv的值取决于使用的感应器的值。如果选择了2分频操作，其值也被除2处理。ADF4360系列包含了线性电路来减小产品Icp 和Kv的改变。对于VCO核心编程时对操作电流要进行如下四步：5mA,10mA,15mA和20mA。这个由控制部分中的PC1和PC2决定。输出电平ADF4360系列RFoutA和RFoutB管脚接在作为VCO缓存的NPN型差动放大电路的集电极，如图21所示。通过对控制部分PL1,

26、PL2编程进而控制了差动边上的尾电流大小，使得用户可以在电能耗散和输出电能需要间进行优化。4个电流大小可以被设定为：3.5mA, 5mA, 7.5mA, 11mA。这些电流水平给出了他们输出电能水平分别为14 dBm, 11 dBm, 8 dBm和5 dBm。分别使用一个50欧电阻并搭配一个50欧负载。作为选择，所有输出都能合成为1+1:1形式或是180度微波调制（参考输出匹配部分）。如果输出是被独立使用的，在优化输出电平时还要考虑到并联电感的问题。ADF4360系列的另一个特性是RF输出的电流供应在数字锁定检测电路达到锁定标准之前一直都为关闭的。这个允许通过MTLD来进行控制。图 21 AD

27、F4360-7输出级锁存器结构表 6 闭环结构闭环控制比例值断电2断电1电流调整2电流调整1输出电平静噪增益三态极性器极性MUXOUT控制复位功率电 平控制位DB23DB22DB21DB20DB19DB18DB17DB16DB15DB14DB13DB12DB11DB10DB9DB8DB7DB6DB5DB4DB3DB2DB1DB0P2P1PD2PD1CPI6CPI5CPI4CPI3CPI2CPI1PL2PL1MTLDCPGCPPDPM3M2M1CRPC2PC1C2(0)C1(0)N计数器分频选择二分频 C P增益13位B计数器储存5位A计数器控制位DB23DB22DB21DB20DB19DB18

28、DB17DB16DB15DB14DB13DB12DB11DB10DB9DB8DB7DB6DB5DB4DB3DB2DB1DB0divselDIV2CPGB13B12B11B10B9B8B7B6B5B4B3B2B1RSVA5A4A3A2A1C1(1)C1(0)R计数器储存储存波 段选 择测试方式检测锁后沿脉冲宽度14位引用计数器控制位DB23DB22DB21DB20DB19DB18DB17DB16DB15DB14DB13DB12DB11DB10DB9DB8DB7DB6DB5DB4DB3DB2DB1DB0divselDIV2CPGB13B12B11B10B9B8B7B6B5B4B3B2B1RSVA5

29、A4A3A2A1C1(1)C1(0)表 7 控制锁存器表 8 N计数器表 9 R计数器开机开机顺序ADF4360-1开机的启动顺序为：1、R计数器2、控制锁存器3、N计数器初始化开机初始化开机提供了对AVDD, DVDD, VVCO和CE管脚电压值的编程。在初始化开机时，对于控制模块的编程和对N计数器编程之间必须留有空隙。这个空隙允许一个很短暂的动作使得ADF4360-7由开机状态转为稳定运行状态。在初始化开机过程中，一个对于控制写入操作开启了了模块并且一个VCO产生一个偏置电流。如果这些电流没能达到其稳态值的10%，并且N计数电路在之后又被编程，则VCO可能不会按照其预想的频率进行振荡，且使

30、得频带选择逻辑无法正确选择频带并且ADF4360-7也不能完成锁定。如果插入了推荐的间隙并且N计数器模块被编程，那么频带选择选择逻辑将给出正确频带并且锁定在正确频率上。间隔持续的时间是由Cx脚的电容值所决定的。这个电容被用作减少ADF4360-7VCO口的封闭噪声。电容的推荐值为10F。当使用这个容值的电容时要保证在写入控制模块和写入N计数器模块内容之间存在一个>=10ms的间隔。如果需要更小的延迟，那么电容的容值可进一步减小。在这种使用条件下有可能产生一个微小的相位噪声，在表10中将给出更为详尽的描述。表 10 电容CN与延迟和相位噪声的关系CN闭环控制与N计数器之间的延迟开环相位噪声

31、10kHz的偏移量（L1和L2=1.0nF）开环相位噪声10kHz的偏移量（L1和L2=13.0nF）10µF440nF10ms600µs-90dbc-88dbc-99dbc-97dbc图 22 ADF4360-7开机时序图硬件开机/关机如果ADF4360-4通过硬件断电(使用CE脚)和供电到N位计数器断电期间都不会有任何改变。锁存时间在一固定频段。这个锁存时间根据这个CN端的电容值来定,10uF的电容的锁定时间小于5mS。使能端440nF的电容锁存时间小于660uS。软件开机/关机当这一部分被断电时,N位计数器的值不能改变。因为在它供电时不能锁定在一固定的频段里如果是这样

32、的话。对于R计数器在供电后的正确的脉冲序列由锁存器和N位计数器控制。对于锁存器和N位计数器之间的时间间隔,由最初的电源脉冲决定。控制写入当(C2,C1)=(0,0)时控制写入被编程，表7对编程控制模块输入数据格式进行了说明。比例值在ADF4360系列中，控制写入中的P2与P1决定了比例值。关闭DB21和DB20提供了通过编程的关闭模式。在编程控制的异步关机中，设备将在PD1位置1并且PD2位置0后立刻关闭。并且在这种关闭条件下，设备的关闭被充电激励电路所限制来以防产生频率跳变。当项PD1位写入1时关闭被准许，设备将在R计数器输出的第2个上升沿进入关闭过程，再此之后LE将成为高电平。当CE脚为低

33、电平时，设备将立即忽略PD1和PD2的电平。当关闭被激活时，操作按以下顺序发生：1、所有活动的直流通路被移去2、R,N和时钟输出计数器被强制设定在读状态3、充电激励电路被强制设定为第三种状态4、数字锁定检测被复位5、RF输出将变为高阻态6、参考输入缓冲电路禁用7、输入寄存器保持工作，并可进行读取或写入数据充电激励电路电流CPI3,CPI2,CPI1决定电流设定1CPI6,CPI5,CPI4决定电流设定2真值表在表7中给出。输出电平PL1位和PL2位设定了VCO的输出电平。真值表在表7中给出。复合锁定检测控制写入的DB11是复合锁定检测位。当这个功能被允许使用后，保证RF输出只能在PLL被锁定的

34、状态下才能变化。CP的获得DB10是控制写入中的充电激励获得位。当它被程序设定为1时，使用电流设定2。当它被程序设定为0时，则使用电流设定1。充电激励第三态这一位被置1时将充电激励设定为第三态。当置0时为正常操作。相位检测器极性ADF4360系列中PDP位用来表示相位检测器极性。当它被程序置1时使用片上VCO的被动循环滤波器或使用一个主动放大式滤波器。这一位也可以被置0，则代表需要使用一个主动间隔循环滤波器。MUXOUT控制片上多路复用器由M3,M2和M1控制。其真值表为表7所示。计数器复位DB4位是用作计数器复位的。当其置1时，计数器R,A,B都将被复位。在正常操作时，该位置0。核心电平PC

35、1和PC2时用来设定VCO核心电平的。建议设定值为5mA。可参考真值表7N计数器写入表8提供了N计数器写入时的输入数据格式A计数器写入A5到A1定义5位A计数器。其使用范围为0(00000)到31(11111)保留位DB7是一个保留位，应当在程序中置0B计数器写入B13到B1定义了B计数器。其使用范围为3到8191全部分频范围全部分频范围由公式(P*B)+A)定义,P位比例系数值CP的获得DB21是N计数器写入中的充电激励获得位。当它被程序设定为1时，使用电流设定2。当它被程序设定为0时，则使用电流设定1。这一位也可通过控制写入的DB10来确定。无论是在操作写入或是N计数器写入时，位的操作值总

36、是以最后一次写入为准。2分频DB22是2分频位。当被设定为1时，2分频功能被选中。当设定为0时，则为正常操作。2分频选择DB23是2分频选择位。当被置1时，2分频输出将作为比例输入。当被置0时，则用作基本的比例输入。举例来说，使用2分频特性并且PFD频率为200KHz, 用户需要N=5000以获得500MHz频率。当2分频选择位置高时，用户需保持N=2500。R计数器写入当(C2,C1)=(0,1)时R计数写入被编程。表格9表示了在进行R计数器写入时的输入数据格式。R计数器R1到R14定义分频比，其范围是从1到16383反馈脉冲宽度DB16和DB17定义了反馈脉冲宽度锁定检测精确度DB18位锁

37、定检测精确度定义位。这一位设定了锁定状态下参考周期中小于15ns相位错误的个数。当LDP置1时，将使用5个周期；当LDP置0时，将使用3个周期。测试模式位DB19位测试模式位并且应当被置0。当TMB=0时，测试模式内容将被正常操作所忽略。注意：测试模式是用作出厂检测的所以用户不能自行定义。频带设定时钟这些位设定了频带选择逻辑所使用的时钟输入。R计数器的值为默认的时钟输入，但是当其值过高时，分频器能够转换R计数器输出为较小值，参见表9。保留位DB23和DB22是保留位，应当被程序置0。ADF4360-7频率合成器的应用频率发生器宽频带AD43607，外加在芯片内的分配器，可以实现理想的通用时钟发

38、生器或本地振荡信号。时钟发生器要实现调频带，必须使用一外部的分配器。ADF4007包含一可编程的除法器，允许的标比度为8，16，32和64。这个下分裂信号来自于ADF4007的多路复用器输出脚。可以供给ADF4007的最小频率为500MHz。因此，2.2nH感应器用来设置1GHz的基本振荡频率，变动范围为950MHz到1100MHz。这个允许频率最低8MHz到最高137MHz将产生独立系统，用图23的电路表示出来。ADF43607正常产生频率为1024MHz，ADF4007则需要除以8。供应的频道间隔为100kHz，一PDF频率的800kHz用作ADF43607的锁相环。环路的带宽为20kHz

39、。图23表示的系统的输出范围大约为120MHz到135MHz。输出阶段的噪声-104dBc，偏移量1kHz。使用不同的感应器允许值的ADF43607用于综合处理任何不同频率范围的过压操作（235MHz到1800MHz）。图23，频率发生器ADF43607能用于在许多不同频率简单的选择外部感应器给出正确的输出频率。图24表示外部感应器的最小值和最大值。正确的感应器将包含想得到的最小值和最大值。感应器将使用0402CS的工艺。为了减少互耦，感应器将放置成对应的直角。如图24所示，最低的感应值为1.0nH，中心频率大约为1300MHz。因为感应系数少于2.4nH，将会用到一印刷电路板轨迹迹线，一短路

40、。最低中心振荡频率大约为350MHz，用30nH的感应器达到。这个表达关系式为：图24-输出中心频率，外部感应系数。Fo是中心频率，LEXT是外部电感。图25表示调谐灵敏度(in MHz/V)和感应系数(nH)的关系VCO的中心带电容近似值为6.2pF，内电感系数近似值0.9nH。VCO的灵敏度的频率变化尺度和调谐电压，是低通滤波器的重要参数。图25表示调谐灵敏度(in MHz/V)和感应系数(nH)的关系。由图可知，随着感应系数的增加，灵敏度就开始下降。这个关系来自于上面的关系式。因为感应系数的增加，变容二极管电容的变化较少的影响到了频率。固定频率LO图26表示ASF4360-7的固定频率L

41、O为500MHz。低通滤波器用ADIsimPLL设计，频率间隔为8MHz，开环带宽为30kHz。ADF4360-7的最大PFD频率为8MHz。因为使用最大PFD频率允许通过一个小的N分频，是频带内的相位噪声尽可能降低，-109 dBc/Hz。LO典型的残差均方相位噪声(100 Hz to 100 kHz)结构是0.3°。Fox的基准频率来自于16 MHz TCXO；因而，是一个R值为2的程序。考虑到高PFD频率和它对波段逻辑选择的影响，使带内时钟分配器启动。既然如此，选择8的特征值。一个非常简单的上电阻和隔直电容器组成RF输出级。图 26 固定频率LO分界面ADF4360系列有一个简

42、单的SPI，兼容的串行接口分界面写入装置。CLK，DATA和LE控制数据的传送。当LE高电平是，24位的时钟适当的寄存上升沿CLK转为闭锁。图-2为时间矢量图，表5位真值表。最大允许的连续的时钟频率是20MHz。这意味着最大更新速度可能是833kHz或者是一个更新每次1.2 s.。这当然更加适用于闭锁时间好几百微秒的系统。ADuC812 Interface图27表示界面是ADF4360系列和AduC812MicroConverter。因为AduC812是以8051芯片为基础，这个结构能同任何8051构成微型控制器。MicroConverter以SPI为主要模式CPHA=0。开始运转，I/O端口

43、控制LE下降。ADF4360系列的每个闭锁需要24位字节，MicroConverter装置由3个8位字节完成。在第三字节后开始写，LE输出将上升以完成转换。图 27 ADuC812 to ADF4360-x InterfaceI/O端口线路在AduC812上同样用来控制断电（CE输入）和探测锁。当这种模式开始运行时，AduC812的最大时钟频率为4MHz。这就意味着输出频率的最大值变为166kHz。ADSP-2181 Interface图28表示ADF4360系列和ADSP-21xx数字信号处理器的界面。ADF4360系列需要一24位连续字闭锁写出。最简单的方式是用ADSP-21xx系列自动数字处理系统的autobuffered传送模式完成。设置字长为8位，用3个存储单元共24位字节。24位闭锁程序，储存8位字节，使